JPH03132055A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH03132055A
JPH03132055A JP1269212A JP26921289A JPH03132055A JP H03132055 A JPH03132055 A JP H03132055A JP 1269212 A JP1269212 A JP 1269212A JP 26921289 A JP26921289 A JP 26921289A JP H03132055 A JPH03132055 A JP H03132055A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1269212A
Other languages
English (en)
Other versions
JPH0719839B2 (ja
Inventor
Yoshihiko Saito
芳彦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1269212A priority Critical patent/JPH0719839B2/ja
Priority to US07/600,545 priority patent/US5138421A/en
Publication of JPH03132055A publication Critical patent/JPH03132055A/ja
Publication of JPH0719839B2 publication Critical patent/JPH0719839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/03—Gettering within semiconductor bodies within silicon bodies
    • H10P36/07—Gettering within semiconductor bodies within silicon bodies of silicon-on-insulator structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は半導体基板及びその製造方法に関するもので、
特に誘電体分離構造をもつ半導体装置に使用されるもの
である。
（従来の技術） 従来、誘電体分離構造をもつ半導体装置の一例として第
６図に示すような構造のものが知られている。ここで、
ｌはシリコン（Ｓｉ）単結晶ウェーハ　２はシリコン酸
化層、３はシリコン単結晶層（又はウェーハ）、４はシ
リコン酸化層、５はポリシリコン層、６はＮ−型シリコ
ン層、　７はＮ型不純物拡散層、８はＰ型不純物拡散層
、９はＮ型不純物拡散層をそれぞれ示している。
また、前記誘電体分離構造をもつ半導体装置の基板の製
造方法としては、第７図乃至第９図に示すようなものが
知られている。
第７図は溶融再結晶法によるものである。即ち、シリコ
ン単結晶ウェーハ１にシリコン酸化層２を設けた後、こ
のシリコン酸化層２上に多結晶シリコン（又はアモルフ
ァスシリコン）層３を堆積形成する。そして、その種結
晶により順次シリコン層を固層成長させる方法である。
第８図はＳ　Ｉ　Ｍ　ＯＸ　（Ｓｅｐａｒａｔｉｏｎ　
ｂｙＩｍｐｌａｎｔｅｄ　Ｏｘｙｇｅｎ）によるもので
ある。即ち、シリコン単結晶ウェーハｌに酸素イオン（
＋６Ｑ−又は３２０２”　）を注入することによりシリ
コン酸化層２を埋め込む。また、前記イオン注入時に誘
起される欠陥を除去するため、高温でアニールを行う。
この後、目的に合せた活性層の厚さを確保するため、エ
ピタキシャル成長を行うという方法である。
第９図は接着ウェーハによる製法である。即ち、２枚の
シリコン単結晶ウェーハｌ及び３を使用し、その一方（
又は両方）を熱酸化することによりシリコン酸化層２を
形成する。この後、２枚のシリコン単結晶ウェーハｌ及
び３について、シリコン酸化層２を間に挟むように互い
を接告する。
そして、シリコン単結晶ウェーハ３の表面を必要な厚さ
まで加工研磨するという方法である。
しかしながら、これら第７図乃至第９図に示す方法には
それぞれ以下に示すような問題点がある。
溶融再結晶法においては、この方法により形成される活
性層が結晶性に劣るため、高集積デバイスに使用するこ
とができない。
Ｓ　ＩＭＯＸにおいては、イオン注入を行うため活性層
が結晶性に劣る。また、エピタキシャル成長を行う際に
、そのダメージがエピタキシャル層に影響し、高集積デ
バイスに使用するには不適である。
接着ウェーハによる製法おいては、上述した２つの製法
のような欠点がなく、活性層の結晶性の点では通常のミ
ラウェーハと同等である。ところが、デバイス活性層側
のシリコン単結晶ウェハ３では、ドレンチエ程、ＬＯＣ
Ｏ８工程等のプロセス誘起の欠陥を生じ易い工程におい
て、基板によるゲッター能力が期待できず、転位、０３
Ｆ（Ｏｘｉｄａｔｉｏｎ−Ｉｎｄｕｃｅｄ　Ｓｔａｃｋ
ｉｎｇ　Ｆａｕｌｔ）等の結晶欠陥が生じることがある
。このため、量産レベルで安定したデバイスを製造する
ことが困難となる。
（発明が解決しようとする課題） このように、従来の半導体基板は、活性層が結晶性に劣
るため、高集積デバイスには不適であった。また、接着
ウェーハによる製法においては、基板によるゲッター能
力が期待できず、転位、Ｏ５Ｆ等の結晶欠陥が生じる欠
点があった。
そこで、本発明は、ドレンチエ程、 ＬＯＣＯ３工程等のプロセスにより誘起される転位、Ｏ
３Ｆ等の結晶欠陥を抑制し、量産レベルで安定したデバ
イスを製造することが可能な誘電体分離構造の基板及び
その製造方法を提供することを目的とする。
［発明の構成〕 （課題を解決するための手段） 上記目的を達成するために、本発明の半導体基板は、第
１の半導体層と、この第１の半導体層上に形成される絶
縁層と、この絶縁層上に形成され、ゲッターリング能力
及び膜歪緩和能力の少なくとも１つを有するバッファー
層と、このバッファー層上に形成される第２の半導体層
とを有している。
また、第１の半導体層と、この第１の半導体層上に形成
される絶縁層と、この絶縁層上に形成され、ゲッターリ
ング能力及び膜歪緩和能力の少なくとも１つを有するバ
ッファー層と、このバッファー層上に形成される第２の
半導体層と、この第２の半導体層上に形成され、前記第
２の半導体層と同一導電型、かつ、前記第２の半導体層
よりも低濃度の第３の半導体層とを有している。
さらに、前記バッファー層は、ポリシリコン及びアモル
ファスシリコンの少なくとも１つから構成されている。
そして、このような半導体基板の製造方法としては、ま
ず、第１の半導体層上に絶縁層を形成し、この絶縁層上
にゲッターリング能力及び膜歪緩和能力の少なくとも１
つを有するバッファー層を形成する。この後、ウェーハ
接着技術を用いて前記バッファー層上に第２の半導体層
を接着するというものである。
（作　用） このような構成によれば、第２の半導体層と絶縁層との
間にゲッターリング能力及び膜歪緩和能力を有するバッ
ファー層が設けられている。このバッファー層は、ドレ
ンチエ程、ＬＯＣＯ５工程等のプロセス誘起の欠陥を生
じ易い工程において、金属不純物等のゲッター能力が優
れている。
これにより、ドレンチエ程、ＬＯＧＯＳ工程等のプロセ
スにより誘起される転位、Ｏ８Ｆ等の結晶欠陥を抑制し
、量産レベルで安定したデバイスを製造することが可能
になる。
（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。なお、この説明において、全図にわたり
共通部分には共通の参照符号を用いることで、重複説明
を避けることにする。
第１図は本発明の一実施例に係わる誘電体分離構造の基
板を示すものである。
シリコン単結晶ウェーハ（第１の半導体層）１１上には
シリコン酸化層（絶縁層）１２が形成されている。また
、シリコン酸化層Ｉ２上には、バッファー層として、ゲ
ッターリング能力及び膜歪緩和能力を有するポリシリコ
ン層１３が形成され’Ｃいる。
さらに、ポリシリコン層１３上には、デバイスの活性層
となるシリコン単結晶ウェーハ（第２の゛Ｖ−導体層）
１４が形成されている。
なお、前記バッファー層としては、ポリシリコン層、ア
モルファスシリコン層、窒化シリコン層又はこれらの積
層を使用することが可能である。
第２図は本発明の一実施例に係わる半導体基板をウェー
ハ接着法により形成した場合について、その工程の一連
の流れを示すものである。以下、同図を参照しながら前
記半導体基板の製造方法について説明する。
まず、結晶方位（１００）の鏡面に研磨されたＮ型のシ
リコン単結晶ウェーハ１１を酸化し、そに厚さ約１μｍ
のポリシリコン層１３を堆積形成する。次に、結晶方位
（１００）の鏡面に研磨され１３がウェーハ１１及び１
４間に挟まれるようにして大気中で接着する。また、ガ
ス雰囲気（Ｎ２１０□−４／１　（容積比））中、温度
約１１００℃の条件で約２時間の熱処理を行い、ウニ’
＼１１及び１４相互の接着を強固なものとする。さらに
、接着されたウェーハ１４をグラインダーにて所望の厚
さ（例えば２０μｍ以下）に加工研磨しく比抵抗、方位
、型は制限無）、本発明の半導体基板を完成する。
ところで、前記製造工程において、ポリシリコン層Ｉ３
の厚さは、実工程の熱処理条件等によって適宜決定する
ことができる。また、バッファー層としては、ポリシリ
コン層、アモルファスシリコン層、窒化シリコン層又は
これらの積層であってもよい。また、ポリシリコン等の
結晶粒径（ｇｒａｌｎ　５ｉｚｅ）は、ポリシリコン等
の堆積後の表面の凹凸が５００Å以下であるのが好まし
い。さら界面における歪の緩和効果等が異なる場合もあ
るが、このような場合は必要に応じて鏡面加工を施した
後に２つのウェーハ１１及び１４を接着すればよい。
第３図は本発明の他の実施例に係わる誘電体分離構造の
基板を示すものである。
Ｎ型のシリコン単結晶ウェーハ（第１の半導体層）　１
１上にはシリコン酸化層（絶縁層）　１２が形成されて
いる。また、シリコン酸化層１２上には、バッファー層
として、ゲッターリング能力及び膜歪緩和能力を有する
ポリシリコン層１３が形成されている。さらに、ポリシ
リコン層１３上には、デバイスの活性層となる高濃度Ｎ
型シリコン層（第２の半導体層）　　１４ａが形成され
ている。また、高濃度Ｎ型シリコン層１４ａ上には、低
濃度Ｎ型シリコン層（第３の半導体層）　１５が形成さ
れている。
なお、前記バッファー層としては、ポリシリコン層、ア
モルファスシリコン層、窒化シリコン層又はこれらの積
層を使用することが可能である。
また、前記第３図に示す半導体基板の製造方法としては
、まず、前記第２図に示すような接着技術を用いる方法
により前記第１図の半導体基板を作成する。この後、例
えば拡散法によりシリコン単結晶ウェーハ１４にＮ型不
純物を導入し、高濃度Ｎ型シリコン層１４ａに変換する
。また、この高濃度Ｎ型シリコン層１４ａ上に例えばエ
ピタキシャル成長により低濃度Ｎ型シリコン層１５を形
成する。
第４図は本発明の他の実施例に係わる誘電体分離構造の
基板を使用して作成したバイポーラデバイスを示すもの
である。ここで、ｌｌはシリコン単結晶ウェーハ、１２
はシリコン酸化層、１３はポリシリコン層、１４ａは高
濃度Ｎ型シリコン層、１５は低濃度Ｎ型シリコン層、１
Ｂはシリコン酸化層、１７はポリシリコン層、１８はＮ
型不純物拡散層、１９はＰ型不純物拡散層、２０はＮ型
不純物拡散層である。
本発明の半導体基板を使用して作成したバイポーラデバ
イスでは、ドレンチエ程、ＬＯＣＯ８工程等のプロセス
により誘起される転位、Ｏ８Ｆ等の結晶欠陥を抑制する
ことができ、量産レベルで安定したデバイスを製造する
ことが可能となりた。
第５図は、本発明の基板と従来の基板とを用いてそれぞ
れ同一プロセスにより作成したバイポーラデバイスにつ
いて、そのトレンチ部における転位密度［ケ／　ｃ　ｍ
　］を調べたものである。
即ち、従来の基板を用いて作成したデバイス（従来品）
は、トレンチ部で多数の転位が発生しているのに対し、
本発明の基板を用いて作成したデバイス（発明品）は、
トレンチ部での転位が抑制されている。これにより、安
定した高歩留りのデバイスを得ることが可能になった。
なお、これら実施例の説明では、Ｎ型の半導体基板につ
いて述べてきたが、Ｐ型の半導体基板にも本発明が適用
できることは言うまでもない。
［発明の効果］ 以上、説明したように、本発明の半導体基板によれば、
次のような効果を奏する。
誘電体分離構造の基板において、活性層となるシリコン
単結晶ウェーハと、絶縁層となるシリコン酸化層との間
にゲッターリング能力及び膜歪緩和能力を有するバッフ
ァー層が設けられている。
このバッファー層は、ドレンチエ程、ＬＯＣＯ８工程等
のプロセス誘起の欠陥を生じ易い工程において、金属不
純物等のゲッター能力が優れている。
これにより、ドレンチエ程、ＬＯＧＯ５工程等のプロセ
スにより誘起される転位、Ｏ８Ｆ等の結晶欠陥を抑制し
、量産レベルで安定したデバイスを製造することが可能
となる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる誘電体分離構造の半
導体基板を示す断面図、第２図は本発明の一実施例に係
わる半導体基板をウェーハ接着法により形成した場合の
一連の流れを示す製造工程図、第３図は本発明の他の実
施例に係わる誘電体分離構造の半導体基板を示す断面図
、第４図は本発明の他の実施例に係わる誘電体分離構造
の半導体基板を使用して作成したバイポーラデバイスを
示す断面図、第５図は、本発明の基板と従来の基板とを
用いてそれぞれ同一プロセスにより作成したバイポーラ
デバイスについて、そのトレンチ部における転位密度を
調べた図、第６図は従来の誘電体分離構造の半導体基板
を示す断面図、第７図乃至第９図はそれぞれ従来の誘電
体分離構造の半導体基板の製造方法を示す断面図である
。 １１・・・シリコン単結晶ウェーハ、１２・・・シリコ
ン酸化層（絶縁層）　　１３・・・ポリシリコン層（バ
ッファー層）　　１４・・・シリコン単結晶ウェー／１
１４ａ・・・高濃度Ｎ型シリコン層、１５・・・低濃度
Ｎ型シリコン層、１６・・・シリコン酸化層、１７・・
・ポリシリコン層、１８・・・Ｎ型不純物拡散層、１９
・・・Ｐ型不純物拡散層、２０・・・Ｎ型不純物拡散層
。

Claims (4)

    【特許請求の範囲】
  1. （１）第１の半導体層と、この第１の半導体層上に形成
    される絶縁層と、この絶縁層上に形成され、ゲッターリ
    ング能力及び膜歪緩和能力の少なくとも１つを有するバ
    ッファー層と、このバッファー層上に形成される第２の
    半導体層とを具備することを特徴とする誘電体分離構造
    の半導体基板。
  2. （２）第１の半導体層と、この第１の半導体層上に形成
    される絶縁層と、この絶縁層上に形成され、ゲッターリ
    ング能力及び膜歪緩和能力の少なくとも１つを有するバ
    ッファー層と、このバッファー層上に形成される第２の
    半導体層と、この第２の半導体層上に形成され、前記第
    ２の半導体層と同一導電型、かつ、前記第２の半導体層
    よりも低濃度の第３の半導体層とを具備することを特徴
    とする誘電体分離構造の半導体基板。
  3. （３）前記バッファー層は、ポリシリコン及びアモルフ
    ァスシリコンの少なくとも１つから構成されていること
    を特徴とする請求項１又は２記載の半導体基板。
  4. （４）第１の半導体層上に絶縁層を形成する工程と、こ
    の絶縁層上にゲッターリング能力及び膜歪緩和能力の少
    なくとも１つを有するバッファー層を形成する工程と、
    ウェーハ接着技術により、前記バッファー層上に第２の
    半導体層を形成する工程とを具備することを特徴とする
    半導体基板の製造方法。
JP1269212A 1989-10-18 1989-10-18 半導体基板の製造方法 Expired - Fee Related JPH0719839B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1269212A JPH0719839B2 (ja) 1989-10-18 1989-10-18 半導体基板の製造方法
US07/600,545 US5138421A (en) 1989-10-18 1990-10-16 Semiconductor substrate and method of producing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1269212A JPH0719839B2 (ja) 1989-10-18 1989-10-18 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH03132055A true JPH03132055A (ja) 1991-06-05
JPH0719839B2 JPH0719839B2 (ja) 1995-03-06

Family

ID=17469234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1269212A Expired - Fee Related JPH0719839B2 (ja) 1989-10-18 1989-10-18 半導体基板の製造方法

Country Status (2)

Country Link
US (1) US5138421A (ja)
JP (1) JPH0719839B2 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308776A (en) * 1991-02-20 1994-05-03 Fujitsu Limited Method of manufacturing SOI semiconductor device
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US5397903A (en) * 1992-01-31 1995-03-14 Nec Corporation Semiconductor substrate for gettering
US5413952A (en) * 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5443661A (en) * 1993-07-27 1995-08-22 Nec Corporation SOI (silicon on insulator) substrate with enhanced gettering effects
JPH08139180A (ja) * 1994-11-14 1996-05-31 Nec Corp Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法
EP0553857A3 (en) * 1992-01-31 1997-09-10 Canon Kk Semiconductor substrate and process for preparing the same
US5755914A (en) * 1992-08-25 1998-05-26 Canon Kabushiki Kaisha Method for bonding semiconductor substrates
US5773352A (en) * 1994-03-24 1998-06-30 Nec Corporation Fabrication process of bonded total dielectric isolation substrate
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6790747B2 (en) 1997-05-12 2004-09-14 Silicon Genesis Corporation Method and device for controlled cleaving process
JP2005101528A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 半導体装置
US6890838B2 (en) 1997-07-18 2005-05-10 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US7056808B2 (en) 1999-08-10 2006-06-06 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US7160790B2 (en) 1997-05-12 2007-01-09 Silicon Genesis Corporation Controlled cleaving process
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
WO2015162839A1 (ja) * 2014-04-24 2015-10-29 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2015162842A1 (ja) * 2014-04-24 2015-10-29 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
WO2016199329A1 (ja) * 2015-06-09 2016-12-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
JPH07211916A (ja) * 1994-01-19 1995-08-11 Sony Corp トランジスタ素子及びその作製方法
EP0701286B1 (en) * 1994-06-16 1999-11-24 Nec Corporation Silicon on insulating substrate and manufacturing method for same
DE4423067C2 (de) * 1994-07-01 1996-05-09 Daimler Benz Ag Verfahren zum Herstellen eines isolierten Halbleitersubstrats
JPH09120965A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 半導体装置の製造方法
KR970052020A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
JP2856157B2 (ja) * 1996-07-16 1999-02-10 日本電気株式会社 半導体装置の製造方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
FR2826857B1 (fr) * 2001-07-09 2004-03-12 Oreal Instrument pour observer la peau ou les cheveux
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292934A (ja) * 1985-06-21 1986-12-23 Toshiba Corp 半導体素子の製造方法
JPS6354740A (ja) * 1986-08-25 1988-03-09 Nec Corp 集積回路基板の製造方法
JPH01241168A (ja) * 1988-03-23 1989-09-26 Hitachi Ltd バイポーラトランジスタおよびその製造方法
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987471A (en) * 1988-03-30 1991-01-22 At&T Bell Laboratories High-speed dielectrically isolated devices utilizing buried silicide regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292934A (ja) * 1985-06-21 1986-12-23 Toshiba Corp 半導体素子の製造方法
JPS6354740A (ja) * 1986-08-25 1988-03-09 Nec Corp 集積回路基板の製造方法
JPH01241168A (ja) * 1988-03-23 1989-09-26 Hitachi Ltd バイポーラトランジスタおよびその製造方法
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308776A (en) * 1991-02-20 1994-05-03 Fujitsu Limited Method of manufacturing SOI semiconductor device
US5397903A (en) * 1992-01-31 1995-03-14 Nec Corporation Semiconductor substrate for gettering
EP0553857A3 (en) * 1992-01-31 1997-09-10 Canon Kk Semiconductor substrate and process for preparing the same
US5755914A (en) * 1992-08-25 1998-05-26 Canon Kabushiki Kaisha Method for bonding semiconductor substrates
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US5443661A (en) * 1993-07-27 1995-08-22 Nec Corporation SOI (silicon on insulator) substrate with enhanced gettering effects
US5413952A (en) * 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5773352A (en) * 1994-03-24 1998-06-30 Nec Corporation Fabrication process of bonded total dielectric isolation substrate
JPH08139180A (ja) * 1994-11-14 1996-05-31 Nec Corp Ｓｏｉ基板及びこれを用いた半導体装置とその製造方法
US7371660B2 (en) 1997-05-12 2008-05-13 Silicon Genesis Corporation Controlled cleaving process
US6790747B2 (en) 1997-05-12 2004-09-14 Silicon Genesis Corporation Method and device for controlled cleaving process
US7160790B2 (en) 1997-05-12 2007-01-09 Silicon Genesis Corporation Controlled cleaving process
US7348258B2 (en) 1997-05-12 2008-03-25 Silicon Genesis Corporation Method and device for controlled cleaving process
US7410887B2 (en) 1997-05-12 2008-08-12 Silicon Genesis Corporation Controlled process and resulting device
US6890838B2 (en) 1997-07-18 2005-05-10 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US7056808B2 (en) 1999-08-10 2006-06-06 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP2005101528A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 半導体装置
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9356181B2 (en) 2006-09-08 2016-05-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9640711B2 (en) 2006-09-08 2017-05-02 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US11444221B2 (en) 2008-05-07 2022-09-13 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8389385B2 (en) 2009-02-04 2013-03-05 Micron Technology, Inc. Semiconductor material manufacture
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
WO2015162842A1 (ja) * 2014-04-24 2015-10-29 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2015211074A (ja) * 2014-04-24 2015-11-24 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
WO2015162839A1 (ja) * 2014-04-24 2015-10-29 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10460983B2 (en) 2014-04-24 2019-10-29 Shin-Etsu Handotai Co.,Ltd. Method for manufacturing a bonded SOI wafer
US10529615B2 (en) 2014-04-24 2020-01-07 Shin-Etsu Handotai Co., Ltd. Method for manufacturing a bonded SOI wafer and bonded SOI wafer
WO2016199329A1 (ja) * 2015-06-09 2016-12-15 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2017005078A (ja) * 2015-06-09 2017-01-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10566196B2 (en) 2015-06-09 2020-02-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer

Also Published As

Publication number Publication date
JPH0719839B2 (ja) 1995-03-06
US5138421A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
JPH03132055A (ja) 半導体基板の製造方法
JP2684455B2 (ja) 薄い絶縁体上シリコン層の製造方法
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
US5310451A (en) Method of forming an ultra-uniform silicon-on-insulator layer
US5240876A (en) Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
US5218213A (en) SOI wafer with sige
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
KR20060033692A (ko) 변형된 실리콘 기반 층, 이의 제조 방법, 다수의 디바이스및 전자 시스템
US7910455B2 (en) Method for producing SOI wafer
JPH0469814B2 (ja)
JP3176072B2 (ja) 半導体基板の形成方法
CN107533952A (zh) 贴合式soi晶圆的制造方法
US5420064A (en) Method of manufacturing a dielectric isolation substrate
TWI804626B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
JPH08505009A (ja) ダイヤモンド上シリコンの回路構造物及びその製造方法
JP2006173568A (ja) Ｓｏｉ基板の製造方法
JPH04206766A (ja) 半導体装置の製造方法
TW201810380A (zh) 貼合式soi晶圓的製造方法
JP4853990B2 (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
US7338886B2 (en) Implantation-less approach to fabricating strained semiconductor on isolation wafers
WO2015074479A1 (zh) 低翘曲度的半导体衬底及其制备方法
JPH05109678A (ja) Ｓｏｉ基板の製造方法
JPH05299345A (ja) 電子素子用基板及びその製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees