JPH03133271A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH03133271A JPH03133271A JP27214689A JP27214689A JPH03133271A JP H03133271 A JPH03133271 A JP H03133271A JP 27214689 A JP27214689 A JP 27214689A JP 27214689 A JP27214689 A JP 27214689A JP H03133271 A JPH03133271 A JP H03133271A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- bit
- level
- processing circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000013139 quantization Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は映像信号処理回路に関し、特に映像信号のシ
ンクチップレベルから白レベルまでをたとえばＮビット
で量子化し、その量子化データの下位Ｍ （ＭＡＮ）ビ
ットを或る固定値としてソラリゼーション（ｓｏｌａｒ
ｉｚａｔｉｏｎ）する、映像信号処理回路に関する。
ンクチップレベルから白レベルまでをたとえばＮビット
で量子化し、その量子化データの下位Ｍ （ＭＡＮ）ビ
ットを或る固定値としてソラリゼーション（ｓｏｌａｒ
ｉｚａｔｉｏｎ）する、映像信号処理回路に関する。
（従来技術〕
たとえば８ビツト（２５６階調）で量子化された映像信
号データをたとえば４ビツト（１６階調）に階調落しく
ソラリゼーション）する、ディジタル信号処理を用いて
特殊効果を施す回路は、たとえばディジタルＴＶまたは
ＶＴＲなどに付加されている。
号データをたとえば４ビツト（１６階調）に階調落しく
ソラリゼーション）する、ディジタル信号処理を用いて
特殊効果を施す回路は、たとえばディジタルＴＶまたは
ＶＴＲなどに付加されている。
そのようなソラリゼーション回路の一例が、たとえば、
特開昭６１−２８３２８１号公報に開示されている。こ
のようなソラリゼーションを行う場合、従来、下位Ｍビ
ットを単に“ＯＩＩに固定していた。
特開昭６１−２８３２８１号公報に開示されている。こ
のようなソラリゼーションを行う場合、従来、下位Ｍビ
ットを単に“ＯＩＩに固定していた。
ところが、Ｎビットの量子化データの下位Ｍビットを単
に“０°°に落とすと映像信号期間中にシンクレベルあ
るいはブランクレベル以下にレベルが落ち込む場合があ
る。これをビデオインシンク（Ｖｉｄｅｏ−Ｉｎ−３ｙ
ｎｃ）というが、この場合、モニタ側で同期がとれない
ことがある。
に“０°°に落とすと映像信号期間中にシンクレベルあ
るいはブランクレベル以下にレベルが落ち込む場合があ
る。これをビデオインシンク（Ｖｉｄｅｏ−Ｉｎ−３ｙ
ｎｃ）というが、この場合、モニタ側で同期がとれない
ことがある。
第２図に示す入力映像信号を８ビツトで量子化し、その
下位６ビツトを全て０゛に固定してしまうと、第３図に
示すようにビデオインシンクが発生してしまう。
下位６ビツトを全て０゛に固定してしまうと、第３図に
示すようにビデオインシンクが発生してしまう。
それゆえに、この発明の主たる目的は、Ｎビットの量子
化映像信号データの下位Ｍビットを固定してソラリゼー
ションする場合においても、ビデオインシンクが発生す
るのを防止することができる、映像信号処理回路を提供
することである。
化映像信号データの下位Ｍビットを固定してソラリゼー
ションする場合においても、ビデオインシンクが発生す
るのを防止することができる、映像信号処理回路を提供
することである。
この発明は、簡単にいえば、映像信号をＮビットで量子
化し、そのＮビットの量子化データの下位Ｍビットを或
る固定値にしてソラリゼーションする映像信号処理回路
において、下位Ｍビットを映像信号のブランクレベルよ
りも大きな値に設定する設定手段を備えることを特徴と
する、映像信号処理回路である。
化し、そのＮビットの量子化データの下位Ｍビットを或
る固定値にしてソラリゼーションする映像信号処理回路
において、下位Ｍビットを映像信号のブランクレベルよ
りも大きな値に設定する設定手段を備えることを特徴と
する、映像信号処理回路である。
（作用）
設定手段によって、下位Ｍビットがブランクレベルより
も大きな値に設定されると、映像信号期間中そのレベル
がブランクレベル以下になることがない。
も大きな値に設定されると、映像信号期間中そのレベル
がブランクレベル以下になることがない。
この発明によれば、映像信号データのレベルがブランク
レベル以下になることがないので、従来問題になったビ
デオインシンクがなくなり、モニタ側における同期が確
実にとれる。
レベル以下になることがないので、従来問題になったビ
デオインシンクがなくなり、モニタ側における同期が確
実にとれる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
第１図を参照して、たとえば第２図に示すような入力映
像信号は、Ａ／Ｄ変換器１２によってたとえば８ビツト
の量子化映像信号データとしてディジタル信号処理回路
１４に与えられる。このディジタル信号処理回路１４は
たとえばディジタルフィルタや静止画にするためのフィ
ールドメモリなどを含み、その８ビツトの映像信号デー
タをソラリゼーシタン回路１６に与える。ソラリゼーシ
ョン回路１６は、８ビツトの入力端子１８゜８゜１８ｔ
ｈ４． １８３！、 １８１＆・ １８ｅ、１８４，
１８２および１８１および８ビツトの出力端子２０．２
ｓ 、 ２０ａ＝、 ２０＋ｇ、 ２０＋ｂ、
２０ｓ 、 ２０４ 。
像信号は、Ａ／Ｄ変換器１２によってたとえば８ビツト
の量子化映像信号データとしてディジタル信号処理回路
１４に与えられる。このディジタル信号処理回路１４は
たとえばディジタルフィルタや静止画にするためのフィ
ールドメモリなどを含み、その８ビツトの映像信号デー
タをソラリゼーシタン回路１６に与える。ソラリゼーシ
ョン回路１６は、８ビツトの入力端子１８゜８゜１８ｔ
ｈ４． １８３！、 １８１＆・ １８ｅ、１８４，
１８２および１８１および８ビツトの出力端子２０．２
ｓ 、 ２０ａ＝、 ２０＋ｇ、 ２０＋ｂ、
２０ｓ 、 ２０４ 。
２０□および２０１を含む。そして、入力端子１８３、
〜１８１すなわち出力端子２０３ｇ〜２０１は、適当な
プルアップ抵抗２２を介して、ハイレベル電位に接続さ
れる。
〜１８１すなわち出力端子２０３ｇ〜２０１は、適当な
プルアップ抵抗２２を介して、ハイレベル電位に接続さ
れる。
ソラリゼーシジン回路１６からの８ビツトのデータが、
Ｄ／Ａ変換器２４によってアナログ映像信号として出力
される。
Ｄ／Ａ変換器２４によってアナログ映像信号として出力
される。
第１図実施例において、ソラリゼーション回路１６の下
位６ビツトが全て′″１′”に固定されているので、映
像信号期間中そのレベルは“６３”以下にはならない。
位６ビツトが全て′″１′”に固定されているので、映
像信号期間中そのレベルは“６３”以下にはならない。
他方、先に説明したようにこの場合ブランクレベルは“
４０′”であるから、第４図に示すように、この実施例
によればビデオインシンクが防止できる。
４０′”であるから、第４図に示すように、この実施例
によればビデオインシンクが防止できる。
なお、第１図実施例では、下位６ビツトを全て１°゛に
設定したが、これはブランクレベルとの関係において、
任意に設定できる。すなわち固定値としては出力の最小
値以下の映像信号レベルにならないようにすればよいの
で、そのブランクレベルがたとえば“４０゛°であると
すれば、その固定値としては“４０”以上の値の任意の
ものを設定すればよい。
設定したが、これはブランクレベルとの関係において、
任意に設定できる。すなわち固定値としては出力の最小
値以下の映像信号レベルにならないようにすればよいの
で、そのブランクレベルがたとえば“４０゛°であると
すれば、その固定値としては“４０”以上の値の任意の
ものを設定すればよい。
第１図はこの発明の一実施例を示すブロック図である。
第２図は入力映像信号の一例を示す波形図である。
第３図は従来のソラリゼーション処理においてビデオイ
ンシンクが発生する様子を示す波形図である。 第４図は第１図実施例の効果を説明するための波形図で
ある。 図において、１６はソラリゼーション回路、１ｓ、、ｅ
〜ｉｓ、は入力端子、２０．ｚａ 〜２０．は出力端
子、２２はプルアップ抵抗を示す。
ンシンクが発生する様子を示す波形図である。 第４図は第１図実施例の効果を説明するための波形図で
ある。 図において、１６はソラリゼーション回路、１ｓ、、ｅ
〜ｉｓ、は入力端子、２０．ｚａ 〜２０．は出力端
子、２２はプルアップ抵抗を示す。
Claims (1)
- 【特許請求の範囲】 映像信号をＮビットで量子化し、そのＮビットの量子化
データの下位Ｍビットを或る固定値にしてソラリゼーシ
ョンする映像信号処理回路において、 前記下位Ｍビットを前記映像信号のブランクレベルより
も大きな値に設定する設定手段を備えることを特徴とす
る、映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27214689A JPH03133271A (ja) | 1989-10-19 | 1989-10-19 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27214689A JPH03133271A (ja) | 1989-10-19 | 1989-10-19 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03133271A true JPH03133271A (ja) | 1991-06-06 |
Family
ID=17509727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27214689A Pending JPH03133271A (ja) | 1989-10-19 | 1989-10-19 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03133271A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174078A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
-
1989
- 1989-10-19 JP JP27214689A patent/JPH03133271A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174078A (ja) * | 1987-12-28 | 1989-07-10 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910013858A (ko) | 윤곽 보정회로 및 방식 | |
| JPS623457B2 (ja) | ||
| US4833537A (en) | Noise reduction circuit for video signal having suitable nonlinear processing character | |
| US4240112A (en) | Digital video effect equipment | |
| US4549201A (en) | Circuit arrangement for digitizing and storing color video signal | |
| JPS60235587A (ja) | ビデオ信号フエーデイング回路 | |
| JPH0422059B2 (ja) | ||
| JPH03133271A (ja) | 映像信号処理回路 | |
| JPH02243080A (ja) | テレビ信号符号化回路 | |
| JPH04132466A (ja) | 信号処理装置 | |
| JPS61208578A (ja) | 画像作成装置 | |
| JP3487074B2 (ja) | 映像信号クランプ装置及び方法 | |
| JPH1098458A (ja) | シンクワード検出回路 | |
| JPH01174078A (ja) | 映像信号処理装置 | |
| JPH0410794A (ja) | 画質補正回路 | |
| JPH03185929A (ja) | 量子化装置 | |
| JP2837969B2 (ja) | 画像処理方法 | |
| JPS6339144B2 (ja) | ||
| JPH0349384A (ja) | 画像信号の符号化装置 | |
| JPS6113881A (ja) | テレビジヨンカメラ用輪郭補正器のコアリング回路 | |
| JPS63211879A (ja) | カメラ装置において，シエ−デング及びペデスタル変動を自動補正する方式 | |
| JPS63246992A (ja) | ビデオ信号のビツト処理装置 | |
| JPH01256817A (ja) | Ａ／ｄ変換器 | |
| JPS62252292A (ja) | 液晶表示装置 | |
| JPH02179164A (ja) | 画像信号処理方法 |