JPH0313609B2

JPH0313609B2 -

Info

Publication number: JPH0313609B2
Application number: JP58015328A
Authority: JP
Inventors: Arata Futagami; Shigeki Yamada
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1983-01-31
Filing date: 1983-01-31
Publication date: 1991-02-22
Also published as: JPS59140532A

Description

【発明の詳細な説明】この発明は複数のタイミング制御要求を処理す
るタイミング制御方式に関するものである。

＜背景＞例えば処理を中断・再開しながら処理を進める
システムにおいては、その処理の実行をどれだけ
の時間中断し、その後再開するかという処理の実
行タイミングの制御をシステム内に用意したタイ
マ機能をもとに行う。従来のこの種のタイミング
制御方式としては、メモリ上に複数のカウンタエ
リア４（計数領域）を用意し、基準となる１つの
ハードウエアタイマからの割り込みに従つてソフ
トウエアで該当カウンタエアリを加算・更新して
複数のソフトウエアタイマを実現する方法と、そ
れぞれ独立なハードウエアタイマを複数個使用す
る方法とが知られている。しかし、前者の方法で
はソフトウエアでタイマ機能を実現するために処
理オーバヘツド及びプログラムの複雑化などの欠
点があり、後者の方法では取り扱うタイミング制
御要求が多くなるに従つてハードウエア量が多く
必要となるという欠点があつた。

＜発明の概要＞この発明はこれらの欠点を解決するために複数
のタイミング制御要求を処理するタイミング制御
方式において、現在の時刻を示す現在時刻信号を
出す１つのハードウエアタイマと、タイミング制
御要求を記憶する時間管理テーブルとを設け、各
タイミング制御要求をあらかじめ応答を返す時刻
（応答時刻）によつて決定される時間管理テーブ
ルのエリアに登録し、かつハードウエアタイマが
示す現在時刻によつて決定される時間管理テーブ
ルのエリアか現時刻に処理すべきタイミング制御
要求を抽出して応答を返送することにより、少な
いハードウエア量で複数のタイミング制御要求を
高速かつ容易に処理するものである。

＜実施例＞構成第１図はこの発明の実施例を示す。タイミング
制御機構１内の受信レジスタ２に、タイミング制
御要求源、例えばプロセツサ３₁〜３ｎで発生す
るタイミング制御要求が共通バス４を介して一旦
記憶される。受信レジスタ２はその要求を受付け
てからその応答を返送するまでの時間、即ちタイ
ミング時間を指定する制御オーダフイールド２₁
と応答を返送するプロセツサ及び必要に応じてそ
のプロセツサに返送するデータを指定する返送デ
ータフイールド２₂とより構成される。シーケン
ス制御部５で受信レジスタ２の内容をデコード
し、演算・テスト回路６や各種レジスタ類に対し
て種々々のタイミング信号や制御信号１８を発生
する。シーケンス制御部５は例えばマイクロプロ
グラムメモリ１５とマイクロ命令レジスタ１６と
マイクロシーケンサ１７とで構成されている。

現在の時刻を自律的に計数するハードウエアタ
イマ７、読み書き可能なメモリ９、メモリ９をア
クセスするためのアドレスを記憶するアドレスレ
ジスタ８、演算の中間結果や各種制御情報を記憶
するデータレジスタ群１０₁〜１０ｌが内部バス
１１に接続されている。内部バス１１に送信レジ
スタ１２が接続され、送信レジスタ１２はタイミ
ング制御要求を発したプロセツサに共通バス４を
介して応答を返す。

応答時刻ごとに複数のタイミング制御要求が記
憶されるエリアをもつて時間管理テーブルが設け
られる。即ち例えば第２図に示すように時間管理
テーブル１３とタイミング制御要求を記憶するワ
ークエリア１４とが設けられる。時間管理テーブ
ル１３３及びワークエリア１４は実際にはメモリ
９に設けられている。時間管理テーブル１３はワ
ークエリア１４へのポインタの値を記憶し、０番
地からＮ−１番地までのエリアを占める。ワーク
エリア１４はタイミング制御要求の返送データフ
イールド２₂を記憶するデータフイールド１４₁
と、ワークエリアの各要素を結ぶポインタフイー
ルド１４₂とより構成される。ワークエリア１４
の各要素はメモリ９の１ワードに対応し、各デー
タフイールド１４₁及びポインタフイールド１４₂
はそれぞれ１ワード中の上位ワード及び下位ワー
ドに記憶される。メモリ９は同一ワード内の上位
ワードと下位ワードとを独立に読み書きできるよ
うに構成している。

動作このタイミング制御機構１の動作について以下
に説明する。システム立ち上げ時、メモリ９上の
時間管理テーブル１３及びワークエリア１４の各
要素は第３図に示すように初期化される。つまり
時間管理テーブル１３の要素は登録されるタイミ
ング制御要求がないため全てnil（空の状態を示
す）がセツトされ、ワークエリア１４の各要素間
はポインタフイールドによつてチエーン形式で順
次接続され、チエーンの最後尾の要求のポインタ
フイールドにはnil（リストの最後を示す）がセツ
トされ、チエーンの先頭要素のアドレスはレジス
タ１０₁にセツトされる（以後、このチエーンを
アイドルチエーンと呼ぶ）。時間管理テーブル１
３はタイマ７の現在時刻によりその各要素は順次
読み出すことが繰返される。

制御要求の登録まず、各プロセツサ３₁〜３ｎから発生するタ
イミング制御要求の時間管理テーブル１３への登
録方法について説明する。第４図はタイミング制
御要求の内容を一例を示し、この要求では応答を
返すまでの時間間隔（タイミング時間）が36クロ
ツク（制御オーダフイールド２₁の値）、応答を返
すプロセツサ番号及びそのデータの値がそれぞれ
１３及び３８（それぞれ返送データフイールド２
_２の値）であることを意味している。

第５図Ａ，Ｂはそれぞれ第４図のタイミング制
御要求を時間管理テーブル１３に登録する前後の
状態を説明するための図である。時間管理テーブ
ル１３上の各番地で指示される同一チエーンリス
ト上の各要素は同一時刻に処理すべきタイミング
制御要求を表す。またアイドルチエーンはレジス
タ１０₁で先頭要素が指示され、その各要素は現
在時間管理テーブル１３に登録されていない空き
要素を表す。＊印は無視（Don’ｔ Care）を
意味する。プロセツサからのタイミング制御要求
は共通バス４を介して受信レジスタ２にセツトさ
れる。

シーケンス制御部５はそのタイミング制御要求
を受信すると割り込みを発生し、第６図に示すよ
うな制御シーケンスに従つてタイミング制御要求
を時間管理テーブル１３に登録する。例えば、第
４図のタイミング制御要求を、第５図Ａのような
状態にある時間管理テーブル１３に登録する場合
を考えると、第６図の制御シーケンス（操作〜
）に対応して以下のような処理が実行される。

（操作〜）レジスタ１０₁の内容はnilでな
いからアイドルチエーン上に空き要素が存在する
ことが確認され、つまりタイミング制御要求の登
録が可能であることが確認され、次の操作に進
む。

（操作〜）ハードウエアタイマ７に記憶さ
れた現在時刻ｔ＝42と、入力されたタイミング制
御要求の制御オーダフイールド２₁の内容Ｃ＝36
及び時間管理テーブルの要素数Ｎ（今、64とする）
を用いてMobulo（42＋36，64）の演算（42＋36
を64で割つた余り）を実行し、つまりタイミング
時間を現在時刻に加算して応答時刻に変換し、そ
の結果１４をアドレスレジスタ８に転送する。こ
れによりそのタイミング制御要求を登録すべき時
間管理テーブル１３のアドレス（14番地）が求め
られた。

（操作〜）アドレスレジスタ８が指す時間
管理テーブル１３の14番地の内容（ポインタ）１
２２をレジスタ１０₂に一時ロードすると共に14
番地にレジスタ１０₁の内容１１３をストアする。
これによりアドレスチエーンから空き要素を１つ
取り出し、時間管理テーブルに登録する準備がで
きた。

（操作〜）第５図Ａに示すようにアイドル
チエーンの先頭要素１１３のポインタフイールド
１４₂の内容２１８をレジスタ１０₁にロードして
空き要素３１をアイドルチエーンから１つはず
し、そのポインタフイールドに先に１時たくわえ
たレジスタ１０₂の内容１２２ストアしてその空
き要素３１を時間管理テーブル１３の14番地が指
すチエーンの先頭につなぐ。さらにこの要素３１
のデータフイールド４₁にそのタイミング制御要
求の返送データフイールド２₂の内容１３−３８
をストアし、どどのプロセツサに応答を返すかそ
の先頭要素（113番地）に記憶する。以上のよう
にして第６図に示した制御シーケンスの実行を完
了すると、時間管理テーブルは第５図Ｂに示すよ
うになる。

タイミング処理次に、時間管理テーブルに登録されたタイミン
グ制御要求の処理方法について説明する。ハード
ウエアタイマ７は指定した時間毎（例えば４ｍ
ｓ）に自律的にタイマ内のカウンタの値を加算す
ると同時にシーケンス制御部５に定期割り込みの
発生要求を通知する。但し、ハードウエアタイマ
７はカウンタの値がオーバフローすると、つま
り、テーブルの要素数がＮ以上となると、ゼロク
リアするように構成されている。

シーケンス制御部５は定期割り込み通知を受け
取ると、第７図に示すような制御シーケンスに従
つて現時刻に対応する時間管理テーブル１３を参
照してタイミング制御要求を順次抽出し、指定さ
れたプロセツサに応答（返送データ）を返す。例
えば、時間管理テーブル１３が第８図Ａような状
態にある時に定期割り込み（タイマの現在時刻ｔ
＝42）が発生した場合を考えると、第７図の制御
シーケンス（操作〜）に対応して以下のよう
に処理が実行される。

（操作〜）ハードウエアタイマ７の現在時
刻の値ｔ＝42をアドレスレジスタ８に転送し、対
応する時間管理テーブル１３の42番地の内容（ポ
インタ）がnilに等しいかどうかを調べる。１回
目のテーブルアクセスではポインタの値は211で
あるから、211番地に処理すべき要求があること
がわかる。

（操作〜）そのポインタの値211をアドレ
スレジスタ８にセツトし、そのポインタが指す要
素３２のデータフイールド１４₁の内容１１−１
２を送信レジスタ１２にロードする。また、その
要素３２のポインタフイールド１４₂の内容３１
１をレジスタ１０₂にロードすると共にそのポイ
ンタフイールドにレジスタ１０₁の内容２１８を
ストアすることより、テーブルの42番地が指すチ
エーンの先頭要素を取り出す準備ができた。

（操作〜）時間管理テーブル１３の42番地
の内容２１１レジスタ１０₁にロードすると共に
42番地にレジスタ１０₂の内容３１１をストアす
ることにより、時間管理テーブル１３の42番地に
登録されていた先頭要素（211番地の要素）を取
り除き、その要素３２をアイドルチエーンの先頭
に登録する。

（操作）送信レジスタ１２の内容１１−１２
で指定されたプロセツサ３₁₁に共通バス４を介し
てタイミング制御要求に対る応答（返送データ＝
12））を返す。

以上のような一連の操作〜を時間管理テー
ブル１３の42番地に登録されているタイミング制
御要求（第８図Ａでは211番地と311番地にある要
求）に対して繰り返し適用することにより（第８
図Ａでは２つ要求があるので２回繰り返す）その
時間管理テーブル１３に登録されている現時刻に
処理すべきタイミング制御要求を１つづつ取り出
して応答を返す。この結果、時間管理テーブル１
３は最終に第８図Ｂのようになる。

このようなタイミング制御要求をあらかじめ登
録する時点において応答を返す時刻から決定され
る時間管理テーブル１３のエリアに登録するため
取り扱うタイミング制御要求の数が多くなつても
現時刻に処理すべきタイミング制御要求を時間管
理テーブル１３から検出する際に無効な検索を行
う必要がなく、少ないハードウエア量で複数のタ
イミング制御要求を高速かつ容易に処理すること
ができる。

この実施例では複数のタイミング制御要求を管
理する方法として、メモリ９上の時間管理テーブ
ル１３とワークエリア１４とをポインタを利用し
てチエーン形式に管理し、タイミング制御要求を
効率良く登録・抽出する方法を説明したが、タイ
ミング制御要求を管理する方法としては他にハツ
シユテーブルや連想メモリを利用する方法として
もよい。また返送データフイールド２₂中の応答
を返送するプロセツサとしては必ずしもタイミン
グ制御要求を出したプロセツサではなくてもよ
く、他のプロセツサであつてもよい。また返送デ
ータフイールド２₂中の返送データは例えばコマ
ンドなどであるが、そのようなデータを使用する
ことなく、応答時刻になつたことを単に送出する
だけでもよい。

＜効果＞以上説明したようにこの発明はタイミング制御
要求を、あらかじめ応答を返す時刻から決定され
る時間管理テーブルのエリアに登録するため、取
り扱うタイミング制御要求が非常に多く、時間管
理テーブルのサイズが大きくなつても、現時刻に
処理すべべきタイミング制御要求を時間管理テー
ブルから抽出する場合、時間管理テーブルの全エ
リアを検索する必要はなく、単に現時刻から決定
される時間管理テーブルのエリアだけを検索すれ
ばよいから処理が容易でかつ高速に実行できる。
また、この発明のタイミング制御機構では一つの
ハードウエアタイマと安価なメモリを使用するか
ら取り扱うタイミング制御要求が多いときに非常
に経済的である。

この発明の応用例として多数の端末（電話器）
の状態を周期的にスキヤン（走査）して効率的に
実時間処理を行う交換機のシステムがあり、この
発明のタイミング制御機構を用いて各電話器のス
キヤンのタイミングを制御することができる。交
換機が制御する電話器の数は数千個程度あるた
め、各電話器のスキヤンのタイミングをそれぞれ
独立に制御することは従来の方法では実現困難で
あるが、この発明のタイミング制御機構では先に
述べた手段により多数のタイミング制御要求を少
ないハードウエア量で高速かつ容易に処理するこ
とができ、交換機のタイミング制御処理の負担を
軽減することができる。

【図面の簡単な説明】

第１図はこの発明のタイミング制御方式の構成
及びシステム内のプロセツサとの関係を説明する
ブロツク図、第２図は時間管理テーブルとワーク
エリアの概念を示す図、第３図は時間管理テーブ
ルとワークエリアの初期状態を示す図、第４図は
タイミング制御要求一例を示す図、第５図Ａ，Ｂ
は第４図のタイミング制御要求を時間管理テーブ
ルに登録する前後の状態を説明するための図、第
６図はタイミング制御要求を時間管理テーブルに
登録する際の制御シーケンス例を示す図、第７図
はある時刻においてタイミング制御要求を処理す
る際の制御シーケンス例を示す図、第８図Ａ，Ｂ
は第７図の制御シーケンスを実際に適用した場合
の時間管理テーブルの状態の一例を示す図であ
る。１：タイミング制御機構、２：受信レジスタ、
３₁〜３ｎ：プロセツサ群、４：共通バス、５：
シーケンス制御部、６：演算・テスト回路、７：
ハードウエアタイマ、８：アドレスレジスタ、
９：メモリ、１０₁〜１０ｌ：データレジスタ群、
１１：内部バス、１２：送信レジスタ、１３：時
間管理テーブル、１４：ワークエリア、１５：マ
イクロプログラムメモリ、１６：マイクロ命令レ
ジスタ、１７：マイクロシーケンサ、１８：タイ
ミング信号及び制御信号。

Claims

【特許請求の範囲】１タイミング制御要求源からタイミング時間を
指定したタイミング制御要求を受付けて、その受
付けから前記タイミング時間経過後に応答を出す
タイミング制御方式において、応答時刻ごとに複数のタイミング制御要求を記
憶することができるエリアをもつ時間管理テーブ
ルと、現在の時刻を示す現在時刻信号を出すハードウ
エアタイマと、あるタイミング制御要求で指定されたタイミン
グ時間を前記ハードウエアタイマよりの現在時刻
に加算して応答時刻に変換し、かつその応答時刻
から決定される前記時間管理テーブルのエリアに
その要求を登録する手段と、前記ハードウエアタイマを示す現在時刻によつ
て決定される前記時間管理テーブルのエリアから
現時刻に応答すべきタイミング制御要求を抽出し
てその要求に対する応答を返送する手段とを具備
するタイミング制御方式。