JPS6217840A - 属性フラグによるマイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ処理装置のマイクロプログラム制御方式であって
、マイクロ命令に設けられた属性を示すフラグを認識し
て実行中の命令と係合しないよう次の命令の実行タイミ
ングを制御し、マイクロプログラムの実行処理時間を短
縮する。

〔産業上の利用分野〕

本発明はデータ処理装置のマイクロプログラム制御方式
に係り、特に属性を示すフラグを設けたマイクロプログ
ラムの制御方式に関するものである。

データ処理装置にマイクロプログラムで制御する分野が
拡大され、その処理機能向上に貢献するところ大である
。

しかしながら、マイクロプログラムはデータ処理の要素
的命令列であって、その要素命令の処理に要する時間に
よって、データ処理装置全体の処理時間を左右すること
になるため、マイクロプログラム制御装置が行うマイク
ロプログラムの処理時間の短縮を可能にする方式が、常
に追求されてきた。

〔従来の技術〕

第３図はマイクロプログラム制御方式の従来例の図であ
って、 第４図はそのタイムチャート図である。

本発明の理解を容易にするために、ハソファス！・レー
ジ（ＢＳ）］をもつデータ処理装置におけるパンファス
トレージ１のデータ転送処理を例として説明する。

演算回路２の演算に際して、演算に使用するデータはバ
ッファストレージ１から演算回路２のワークレジスタ２
１に転送される。

しかしながら、所要のデータがバッファストレージＩに
格納されていないと、メインス（・レージ（ＭＳ）３か
らバッファストレージ１にデータを転送して使用するこ
とになる。

以下、タイムチャートを使用して時系列的にその命令の
実行過程を説明する。

マイクロ命令が格納されたコントロールストレージ４か
ら命令レジスタ５に読み出され、その命令が前記のバソ
ファス１〜レージ転送命令とすると、マス、ハッファス
）・レージ１とメインストレージ３間のデータのアクセ
スを制御するＢＳ／ＭＳ制御回路６によって、バッファ
ストレージ１に格納された所要のデータをワークレジス
タ２１に転送する命令、即ち、パソファスＩ・レージフ
エ・ノチ命令（ＢＳＦ）が実行される。

しかしながら、ハソファス１へレージ１に所要のデータ
が格納されていない場合、即ち、ＢＳミスの場合、次い
でメインスＩ・レージ３がアクセスされ、バッファスト
レージデータハス（ＢＳＤＢ）７を介してバッファスト
レージ１に転送されるとともに、ワークレジスタ２１に
転送される。

メインス］・レージ３から読み出されるデータＡ。

Ｂ、　Ｃ，Ｄとし、例えば１データ８ハイド計３２パイ
１〜とする。

１クロツクサイクルごとに８バイトデータが順次バソフ
ァスＩ・レージ１に転送される。

しかしながら、」二記の演算にはデータＡだけが必要で
あるとすると、ワークレジスタ２１には次の第５クロツ
クサイクルでそのデータＡが転送される。

そして、ＢＳＤＢ７を介しての移送の終わる第８クロツ
クサイクルで演算命令（ＡＬＵ命令）が演算回路６で実
行され、その結果Ａ゛なるデータがワークレジスタ２１
に格納される。

〔発明が解決しようとする問題点〕

この従来の方式では所要のデータがワークレジスタに転
送されたにも係わらず次の演算命令が実行できないでい
る。

ＢＳＤＢはデータＡ、Ｂ、Ｃ，Ｄを転送し終わるまでビ
ジー状態であるので、その間ＢＳＤＢを使用すれば、エ
ラーとなる。

一方、次の命令の属性が分からない、即ち、この例では
ＢＳＤＢを使用するか否か分からないために、次の命令
は実行中の命令が完結するまで実行することができない
。

本発明はこのような点に鑑みて創作されたものであって
、命令の属性を示すフラグを設け、かつこれを認識する
回路を付設する簡易な構成で、マイクロプログラムの実
行時間の短縮できる方式を堤供することを目的としてい
る。

〔問題点を解決するための手段〕

マイクロ命令にはその属性を示すフラグを所定のフィー
ルドに設け、マイクロプログラム制御装置には実行中の
マイクロ命令の次に実行する命令の属性を認識するフラ
グ認識回路８と命令の実行タイミングを制御する命令制
御回路９とを設け、次に実行するマイクロ命令が実行中
のマイクロ命令と利用する装置機能の時間的保合の有無
を認識し、その恐れのないマイクロ命令であれば実行中
の命令の完結を待たず次の命令を実行する。

〔作用〕 マイクロ命令の所定のビットをその命令の命令の特性を
表すビット、即ち属性フラグとして設定する。

上記の演算命令実行の例では、マイクロプログラムの所
定のビットを予め属性フラグと定め、そのフラグに「バ
ッファストレージへのアクセスを伴う」と云う意味をも
たせる。

即ち、バッファストレージ１へのアクセスを伴う命令の
所定の属性フラグは「１」とし、そうでない命令の属性
フラグはｒＯＪとする。

そして、その命令の処理を行うと、実行中の命令の次の
命令をフラグ認識回路８で「０」と認識した場合は、そ
の命令の所要のデータＡを転送し終わったタイミングで
実行するよう命令制御回路９が制御する。

また、フラグ認識回路８で「１」が認識された場合には
、次の命令は実行中の命令と処理が係合するＢＳＤＢ７
の使用が終わってから実行される。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の図、 第２図は第１図のタイムチャート図を示す。

なお、全図を通じて同一符号は同一対象物を示す。

８は命令レジスタ５に格納されたマイクロプログラムの
所定のフィールドの属性フラグの認識を行うフラグ認識
回路である。

９は命令制御回路であって、命令レジスタ５に格納され
た次のマイクロ命令の実行タイミングをフラグ認識回路
８の認識出力信号によって制御する。

本実施例を上記した従来例と同様に、バンファストレ〜
ジ転送処理について説明する。

コントロールストレージ４から読み出されたマイクロ命
令、Ｂ　Ｓ　Ｆ　（１）命令（括弧付数字はその命令の
属性フラグの信号を表す）はまず命令レジスタ５に読み
出されて実行され、次の命令が読み出される。

読み出された次の命令、演算命令Ａ　Ｌ　Ｕ　（０）の
属性フラグはフラグ認識回路８で認識が行われ、「０」
である演算命令の場合はワークレジスタ２１にデータＡ
が移送された時点の第５クロツクサイクルで実行され、
その実行結果データＡ゛がワークレジスタ２１に第６ク
ロソクサイクルで格納される。

即ち、Ａ　Ｌ　ＩＪ　（０）命令は第６クロツクサイク
ルで完結し、Ｂ　Ｓ　Ｆ　（１）命令はデータＤを転送
して第７クロツクサイクルで完結する。

この第２図と従来例の第４図のタイムチャートとを比較
すると、ＡＬＵ命令完結は前者第６クロツタサイクルに
対して、後者は第９クロツクサイクルで、３クロツクサ
イクルの時間短縮ができたこと番こなる。

また、ＢＳＤＢ７で係合するワークレジスタ２１からバ
ッファレジスターへアクセスする命令、バッファストレ
ージストア命令Ｂ　Ｓ　’Ｓ　（１）が次の命令として
命令レジスタ５に格納されていると、そ　　゛のＢ　Ｓ
　Ｓ　（１）命令はデータＤの転送が終わった第８クロ
ツクサイクルで実行されることになる。

以上、属性フラグを１ビツトとしてバッファレジスタ転
送処理を説明したが、複数ビットとして、更に処理時間
を短縮する回路構築も可能である。

〔発明の効果〕

以上述べてきたように、本発明によれば、マイクロプロ
グラム制御方式の命令を処理する時間を短縮することが
でき、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の属性フラグによるマイクロプログラム
制御方式の実施例の図、 第２図は第１図の実施例のタイムチャート図、第３図は
従来例の図、 第４図ｉよ第３図の従来例のタイムチャート図、である
。 図において、 ８はフラグ認識回路、

Claims (1)

1. 【特許請求の範囲】 マイクロ命令の所定のフィールドに属性を示すフラグを
   設け、前記マイクロ命令を実行するマイクロプログラム
   制御装置に、 前記フラグを認識するフラグ認識回路（８）と、該フラ
   グ認識回路（８）の認識出力によって、前記マイクロ命
   令の実行タイミングを制御する命令制御回路（９）とを
   設け、 実行中の前記マイクロ命令の次の前記マイクロ命令のフ
   ラグを認識して、次の前記マイクロ命令の実行タイミン
   グを制御することを特徴とする属性フラグによるマイク
   ロプログラム制御方式。