JPH03136325A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03136325A JPH03136325A JP27657989A JP27657989A JPH03136325A JP H03136325 A JPH03136325 A JP H03136325A JP 27657989 A JP27657989 A JP 27657989A JP 27657989 A JP27657989 A JP 27657989A JP H03136325 A JPH03136325 A JP H03136325A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- resist
- semiconductor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、詳しくは不
純物拡散を高精度で行うための方法に関するものである
。
純物拡散を高精度で行うための方法に関するものである
。
従来より、半導体装置の製造では、トランジスタ素子や
抵抗素子などの形成のためなどに不純物をイオン注入し
、この注入した不純物を熱拡散させる技術が用いられて
いる。
抵抗素子などの形成のためなどに不純物をイオン注入し
、この注入した不純物を熱拡散させる技術が用いられて
いる。
0このような不純物拡散領・域の形成のための典型的な
先・行技術は第3図に示されている。先ず第3図(a)
に示すように半導体lの表面にたとえば膜厚6000人
のシリコン酸化lI!2を形成する。そして第3図(ロ
)に示すようにシリコン酸化膜2の表面にレジスト3を
塗布し、このレジスト3に窓3aを形成する0次に第3
図(C)に示すように、レジスト3をマスクとしたエツ
チングを行って、シリコン酸化膜2の前記窓3aの部分
を除去し、この窓3aの部分の半導体1の表面を露出さ
せる。
先・行技術は第3図に示されている。先ず第3図(a)
に示すように半導体lの表面にたとえば膜厚6000人
のシリコン酸化lI!2を形成する。そして第3図(ロ
)に示すようにシリコン酸化膜2の表面にレジスト3を
塗布し、このレジスト3に窓3aを形成する0次に第3
図(C)に示すように、レジスト3をマスクとしたエツ
チングを行って、シリコン酸化膜2の前記窓3aの部分
を除去し、この窓3aの部分の半導体1の表面を露出さ
せる。
そして、レジスト3を除去した後に、第31(d)に示
すように、薄いシリコン酸化膜4を形成し、上記露出し
た半導体lの表面を被覆させる6次に、半導体lに向け
て薄いシリコン酸化膜4を貫通することができる加速エ
ネルギーを与えた不純物イオンを照射するようにしたイ
オン注入法により、第3図(e)図示のように薄いシリ
コン酸化膜4の部分の半導体1の内部に不純物5を注入
する。この状態から高温処理を施すと、第3図(f)図
示のように不純物5が拡散して不純物拡散層6が形成さ
れる。この状態からさらに第3図(9)に示すようにC
V D (Chemical Vapor Depos
ition )法によりシリコン酸化膜7が形成される
。
すように、薄いシリコン酸化膜4を形成し、上記露出し
た半導体lの表面を被覆させる6次に、半導体lに向け
て薄いシリコン酸化膜4を貫通することができる加速エ
ネルギーを与えた不純物イオンを照射するようにしたイ
オン注入法により、第3図(e)図示のように薄いシリ
コン酸化膜4の部分の半導体1の内部に不純物5を注入
する。この状態から高温処理を施すと、第3図(f)図
示のように不純物5が拡散して不純物拡散層6が形成さ
れる。この状態からさらに第3図(9)に示すようにC
V D (Chemical Vapor Depos
ition )法によりシリコン酸化膜7が形成される
。
上述のような先行技術における不純物拡散層6の形成の
ためのプロセスを特徴的に表せば、レジスト窓3aの形
成 シリコン酸化膜2のエツチング ↓ イオン注入 という工程順になる。
ためのプロセスを特徴的に表せば、レジスト窓3aの形
成 シリコン酸化膜2のエツチング ↓ イオン注入 という工程順になる。
上述のような先行技術による不純物拡散層の形成方法は
、あまり精度を必要としない通常のトランジスタの形成
などに適用される場合には問題がないが、不純物拡散層
を高い寸法精度で形成する必要がある場合には形成され
る素子の特性を良好なものとすることができない。すな
わち、たとえば半導体圧力センサなどでは、4本のゲー
ジ抵抗を不純物拡散により形成した拡散抵抗で構成した
ホイートストンブリッジが用いられるが、前記4木のゲ
ージ抵抗の抵抗ばらつきは極度に低く抑えられる必要が
ある。このような場合に、上述のような方法で拡散抵抗
を形成しても、不純物拡散層の寸法制御の精度に問題が
あり、所期の特性を有する半導体圧力センサを得ること
ができない。
、あまり精度を必要としない通常のトランジスタの形成
などに適用される場合には問題がないが、不純物拡散層
を高い寸法精度で形成する必要がある場合には形成され
る素子の特性を良好なものとすることができない。すな
わち、たとえば半導体圧力センサなどでは、4本のゲー
ジ抵抗を不純物拡散により形成した拡散抵抗で構成した
ホイートストンブリッジが用いられるが、前記4木のゲ
ージ抵抗の抵抗ばらつきは極度に低く抑えられる必要が
ある。このような場合に、上述のような方法で拡散抵抗
を形成しても、不純物拡散層の寸法制御の精度に問題が
あり、所期の特性を有する半導体圧力センサを得ること
ができない。
すなわち、上述の先行波(ネjにおいは、■シリコン酸
化膜2のエツチングの際に線幅にばらつきが生じるとと
もに、■シリコン酸化膜2は比較的大きな膜厚を有して
いるので窓3aに臨むテーパー部の形状にばらつきが生
じる。さらにこれら■■に起因して、■イオン注入後の
不純物の熱拡散工程(第3図(f))において、半導体
主面に平行な方向の拡散長にばらつきが生じることにな
る。このような原因から、不純物拡散層を高精度で形成
することができなかった。
化膜2のエツチングの際に線幅にばらつきが生じるとと
もに、■シリコン酸化膜2は比較的大きな膜厚を有して
いるので窓3aに臨むテーパー部の形状にばらつきが生
じる。さらにこれら■■に起因して、■イオン注入後の
不純物の熱拡散工程(第3図(f))において、半導体
主面に平行な方向の拡散長にばらつきが生じることにな
る。このような原因から、不純物拡散層を高精度で形成
することができなかった。
この発明の目的は、上述の技術的課題を解決し、不純物
拡散層を高精度で形成することができる半導体装置の製
造方法を提供することである。
拡散層を高精度で形成することができる半導体装置の製
造方法を提供することである。
この発明の半導体装置の製造方法は、半導体表面に膜厚
200−1000人のシリコン酸化膜を形成し、 このシリコン酸化膜表面にレジスト膜をパターン形成し
、 このレジスト膜をマスクとして前記シリコン酸化膜を透
過することができる加速エネルギーで不純物イオンを注
入し、 前記レジスト膜をマスクとして前記シリコン酸化膜をエ
ンチングし、 前記半導体内に注入した前記不純物を熱拡散させること
を特徴とする。
200−1000人のシリコン酸化膜を形成し、 このシリコン酸化膜表面にレジスト膜をパターン形成し
、 このレジスト膜をマスクとして前記シリコン酸化膜を透
過することができる加速エネルギーで不純物イオンを注
入し、 前記レジスト膜をマスクとして前記シリコン酸化膜をエ
ンチングし、 前記半導体内に注入した前記不純物を熱拡散させること
を特徴とする。
この発明の構成によれば、不純物の添加のためのイオン
注入はレジスト膜をマスクとし、薄いシリコン酸化膜(
200〜1000人)を透過させるようにして行われる
が、レジスト膜は高い寸法精度でパターン形成すること
ができるので、半導体へのイオン注入を高い寸法精度で
行うことができる。このイオン注入の後には上記レジス
ト膜をマスクとしたシリコン酸化膜のエツチングが行わ
れ、後工程におけるマスク合わせのためのマークが形成
されるが、シリコン酸化膜の膜厚は小さいので、このシ
リコン酸化膜のエツチング除去部分の縁部の形状に大き
なばらつきを生じさせることなく前記エツチングを良好
に行うことができる。
注入はレジスト膜をマスクとし、薄いシリコン酸化膜(
200〜1000人)を透過させるようにして行われる
が、レジスト膜は高い寸法精度でパターン形成すること
ができるので、半導体へのイオン注入を高い寸法精度で
行うことができる。このイオン注入の後には上記レジス
ト膜をマスクとしたシリコン酸化膜のエツチングが行わ
れ、後工程におけるマスク合わせのためのマークが形成
されるが、シリコン酸化膜の膜厚は小さいので、このシ
リコン酸化膜のエツチング除去部分の縁部の形状に大き
なばらつきを生じさせることなく前記エツチングを良好
に行うことができる。
したがって、このシリコン酸化膜のエツチングの後の熱
拡散工程では、イオン注入された不純物の拡散が良好に
行われ、結果として高い精度で寸法制御が行われた不純
物拡散層が形成されることになる。
拡散工程では、イオン注入された不純物の拡散が良好に
行われ、結果として高い精度で寸法制御が行われた不純
物拡散層が形成されることになる。
第1図はこの発明の一実施例の半導体装置の製造方法を
工程順に示す断面図である。先ず第1図(a)に示すよ
うに半導体11の表面に膜厚200〜1000人の薄い
シリコン酸化膜12を形成する。
工程順に示す断面図である。先ず第1図(a)に示すよ
うに半導体11の表面に膜厚200〜1000人の薄い
シリコン酸化膜12を形成する。
次に第1図(ロ)に示すようにレジスト13を塗布し、
フォトリソグラフィ法を用いてレジスト1−3に窓13
aを形成する。
フォトリソグラフィ法を用いてレジスト1−3に窓13
aを形成する。
次に第1図(C)に示すように、レジスト13をマスク
として、シリコン酸化膜12を透過することかできる加
速エネルギーを与えた不純物イオンを半導体11に向け
て照射するようにしたイオン注入法により、窓13aの
部分の半導体11に不純物15を注入する。
として、シリコン酸化膜12を透過することかできる加
速エネルギーを与えた不純物イオンを半導体11に向け
て照射するようにしたイオン注入法により、窓13aの
部分の半導体11に不純物15を注入する。
そして、第1図(d)に示すように、レジスト13をマ
スクとしたエツチングにより、窓13aの部分のシリコ
ン酸化膜12をエツチング除去する。
スクとしたエツチングにより、窓13aの部分のシリコ
ン酸化膜12をエツチング除去する。
この工程は、後工程におけるマスク合わせのためのパタ
ーンを明確に形成する目的で行われる。
ーンを明確に形成する目的で行われる。
次に第1図(e)図示のように、不純物15の熱拡散が
行われて、不純物拡散層16が形成される。
行われて、不純物拡散層16が形成される。
そして、第1図(f)に示すように、CVD法によって
表面にシリコン酸化膜17が形成される。
表面にシリコン酸化膜17が形成される。
上述のようなこの実施例における不純物拡散層16の形
成のためのプロセスは、特徴的には次のように表すこと
ができる。
成のためのプロセスは、特徴的には次のように表すこと
ができる。
レジスト窓13a形成
■
イオン注入
■
シリコン酸化膜12のエツチング
上述のようなこの実施例の方法では、レジスト13をマ
スクとしてイオン注入を行っており、レジスト13は高
い寸法精度でパターン形成することができるので、不純
物!5の注入は高い寸法t+を度を有して行われる。ま
た、シリコン酸化膜12のエツチングは不純物15の注
入後にレジスト13をマスクとして行われ、このシリコ
ン酸化M112の膜厚は小さいのでエツチング工程にお
ける寸法精度は良好であり、テーパ一部の形状に大きな
ばらつきが生じることもない、このようにしてこの実施
例によれば、イオン注入およびシリコン酸化膜12のエ
ツチングが高精度で行われる結果、不純物拡散層16は
高い寸法精度で形成されることになる。さらにシリコン
酸化膜12の膜厚が小さいので、このシリコン酸化膜1
2のエツチングのために生じる段差21 (第1図(f
)参照、)が小さくなるという利点もある。
スクとしてイオン注入を行っており、レジスト13は高
い寸法精度でパターン形成することができるので、不純
物!5の注入は高い寸法t+を度を有して行われる。ま
た、シリコン酸化膜12のエツチングは不純物15の注
入後にレジスト13をマスクとして行われ、このシリコ
ン酸化M112の膜厚は小さいのでエツチング工程にお
ける寸法精度は良好であり、テーパ一部の形状に大きな
ばらつきが生じることもない、このようにしてこの実施
例によれば、イオン注入およびシリコン酸化膜12のエ
ツチングが高精度で行われる結果、不純物拡散層16は
高い寸法精度で形成されることになる。さらにシリコン
酸化膜12の膜厚が小さいので、このシリコン酸化膜1
2のエツチングのために生じる段差21 (第1図(f
)参照、)が小さくなるという利点もある。
次に試験例に関して説明する。半導体(11)として、
N型シリコンウェハが用いられ、その(100)面に膜
厚500人のシリコン酸化膜(12)を熱酸化法により
形成した。レジスト(13)にはポジレジストを用いた
。そして、ホイートストンブリッジを拡散抵抗(ゲージ
抵抗)によりシリコンウェハ上に形成すべく、フォトリ
ソグラフィ法により幅10μm、長さ 200μmの線状の窓(13a)の4本ずつの組を前記
レジスト(13)に多数形成した。
N型シリコンウェハが用いられ、その(100)面に膜
厚500人のシリコン酸化膜(12)を熱酸化法により
形成した。レジスト(13)にはポジレジストを用いた
。そして、ホイートストンブリッジを拡散抵抗(ゲージ
抵抗)によりシリコンウェハ上に形成すべく、フォトリ
ソグラフィ法により幅10μm、長さ 200μmの線状の窓(13a)の4本ずつの組を前記
レジスト(13)に多数形成した。
このレジスト(13)をマスクとして不純物(15)と
してポロンをイオン注入した。ドーズ量はI X 10
”CI−一加速エネルギーはシリコン酸化膜(12)
を充分に貫通し得る70keVとした。
してポロンをイオン注入した。ドーズ量はI X 10
”CI−一加速エネルギーはシリコン酸化膜(12)
を充分に貫通し得る70keVとした。
イオン注入後、上記レジスト(13)をマス、りとして
弗酸系の液で窓(13a)の部分のシリコン酸化膜(1
2)をエツチング除去し、こψ窓(13a)からシリコ
ンウェハ(半導体11)を露出させた。
弗酸系の液で窓(13a)の部分のシリコン酸化膜(1
2)をエツチング除去し、こψ窓(13a)からシリコ
ンウェハ(半導体11)を露出させた。
そして高温で上記不純物(15)を熱拡散させた。
この後CVD法により、シリコン酸化膜(17)を堆積
させた。
させた。
そして、電気的コンタクト部を形成するために、CVD
法によるシリコン酸化膜(17)に窓を形成し、この窓
から露出した不純物拡散7! (16)に接続するアル
ミニウム電極を蒸着法により形成した。
法によるシリコン酸化膜(17)に窓を形成し、この窓
から露出した不純物拡散7! (16)に接続するアル
ミニウム電極を蒸着法により形成した。
なお、4本のゲージ抵抗により構成したブリッジは、各
ゲージ抵抗の抵抗値の測定を独立に行うことができるよ
うに、完全な閉即路とはせずにゲージ抵抗以外の接続部
分で便宜的に一箇所だけ切断しておいた。
ゲージ抵抗の抵抗値の測定を独立に行うことができるよ
うに、完全な閉即路とはせずにゲージ抵抗以外の接続部
分で便宜的に一箇所だけ切断しておいた。
最後に、各ブリッジを形成する4本のゲージ抵抗の抵抗
値を測定し、そのばらつきを評価した。
値を測定し、そのばらつきを評価した。
その結果が第2図において曲線L1で示されている。こ
の第2図において、横軸はゲージ抵抗の抵抗値Rのその
平均値R1からのずれΔRを、前記平均値R1で除して
さらに100を乗したものであり、縦軸は頻度を示して
いる。また曲線L2は、第3図に示された従来技術によ
り上述のようなゲージ抵抗を形成した場合の対応する測
定結果である。
の第2図において、横軸はゲージ抵抗の抵抗値Rのその
平均値R1からのずれΔRを、前記平均値R1で除して
さらに100を乗したものであり、縦軸は頻度を示して
いる。また曲線L2は、第3図に示された従来技術によ
り上述のようなゲージ抵抗を形成した場合の対応する測
定結果である。
この第2図から理解されるように、この実施例に従って
形成したゲージ抵抗ではその抵抗値のばらつきが格段に
低減されており、この結果からこの実施例によれば、不
純物拡散層を高い寸法精度を有して形成できることが理
解される。
形成したゲージ抵抗ではその抵抗値のばらつきが格段に
低減されており、この結果からこの実施例によれば、不
純物拡散層を高い寸法精度を有して形成できることが理
解される。
なお、この発明の方法は、はとんど全ての個別半導体、
および半導体集積回路ならびに大規模集積回路に対して
適用することができる。
および半導体集積回路ならびに大規模集積回路に対して
適用することができる。
以上のようにこの発明の半導体装置の製造方法によれば
、薄いシリコン酸化膜を介しレジスト膜をマスクとして
イオン注入を行うことにより半導体に不純物が注入され
るので、この不純物は良好な精度で所望の位置に注入さ
せることができる。
、薄いシリコン酸化膜を介しレジスト膜をマスクとして
イオン注入を行うことにより半導体に不純物が注入され
るので、この不純物は良好な精度で所望の位置に注入さ
せることができる。
そしてこの不純物の注入の後に前記シリコン酸化膜のエ
ツチングが行われるが、その膜厚が小さいので前記エツ
チングは大きなばらつきを生しさせることなく行うこと
ができる。このようにして、不純物の注入およびシリコ
ン酸化膜のエツチングが高精度で行われるようになるの
で、シリコン酸化膜のエツチングの後の熱拡散工程にお
ける不純物の拡散を良好に行わせて、高い精度で寸法制
御が行われた不純物拡散層を形成することができるよう
になる。
ツチングが行われるが、その膜厚が小さいので前記エツ
チングは大きなばらつきを生しさせることなく行うこと
ができる。このようにして、不純物の注入およびシリコ
ン酸化膜のエツチングが高精度で行われるようになるの
で、シリコン酸化膜のエツチングの後の熱拡散工程にお
ける不純物の拡散を良好に行わせて、高い精度で寸法制
御が行われた不純物拡散層を形成することができるよう
になる。
また、この発明の方法ではシリコン酸化膜の膜厚が小さ
いので、このシリコン酸化膜のエツチングにより生じる
表面の段差が小さくなる(200〜1000人)という
利点もある。
いので、このシリコン酸化膜のエツチングにより生じる
表面の段差が小さくなる(200〜1000人)という
利点もある。
第1図はこの発明の一実施例の半導体装置の製造方法を
工程順に示す断面図、第2図は本件発明者による実験結
果を示す回、第3図は従来技術を示す断面図である。 11・・・半導体、12・・・シリコン酸化膜、13・
・・レジスト、15・・・不純物、16・・・不純物拡
散層第1図 (a) 3a 12 第 3 図
工程順に示す断面図、第2図は本件発明者による実験結
果を示す回、第3図は従来技術を示す断面図である。 11・・・半導体、12・・・シリコン酸化膜、13・
・・レジスト、15・・・不純物、16・・・不純物拡
散層第1図 (a) 3a 12 第 3 図
Claims (1)
- 【特許請求の範囲】 半導体表面に膜厚200〜1000Åのシリコン酸化
膜を形成し、 このシリコン酸化膜表面にレジスト膜をパターン形成し
、 このレジスト膜をマスクとして前記シリコン酸化膜を透
過することができる加速エネルギーで不純物イオンを注
入し、 前記レジスト膜をマスクとして前記シリコン酸化膜をエ
ッチングし、 前記半導体内に注入した前記不純物を熱拡散させること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27657989A JPH03136325A (ja) | 1989-10-23 | 1989-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27657989A JPH03136325A (ja) | 1989-10-23 | 1989-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136325A true JPH03136325A (ja) | 1991-06-11 |
Family
ID=17571436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27657989A Pending JPH03136325A (ja) | 1989-10-23 | 1989-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136325A (ja) |
-
1989
- 1989-10-23 JP JP27657989A patent/JPH03136325A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253888A (en) | Pretreatment of photoresist masking layers resulting in higher temperature device processing | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| JPS5910589B2 (ja) | モノリシック集積i↑2l回路のプレ−ナ拡散方法 | |
| IE51005B1 (en) | Ion implantation | |
| JPH03136325A (ja) | 半導体装置の製造方法 | |
| US4454002A (en) | Controlled thermal-oxidation thinning of polycrystalline silicon | |
| JPS6040702B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3067340B2 (ja) | 半導体装置 | |
| JPS63122156A (ja) | 半導体集積回路の製造方法 | |
| JPS62122227A (ja) | 不純物ド−プ層の評価方法 | |
| JPS6250973B2 (ja) | ||
| JPH02291130A (ja) | 半導体装置 | |
| JPS59101851A (ja) | 半導体装置の製造方法 | |
| JPS5919357A (ja) | 半導体装置の製造方法 | |
| JPH10178023A (ja) | 半導体装置およびその製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS63136531A (ja) | 半導体装置 | |
| JPH05166746A (ja) | 半導体装置の製造方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH02222137A (ja) | イオン注入用マスクの形成方法 | |
| JPS6134966A (ja) | 半導体装置の製造方法 | |
| JPH02112237A (ja) | 半導体装置の製造方法 | |
| JPS63291454A (ja) | 半導体装置及びその製造方法 | |
| JPS5950087B2 (ja) | 半導体装置の製造方法 | |
| JPH05114743A (ja) | 半導体圧力センサとその製造方法 |