JPS5950087B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、素子を小型化し、高集積化する場合に適用し
て極めて有効な半導体装置の製造方法に関する。

従来、半導体装置中に於ける能動素子は、通常２０数〔
μｍ〕×数〔μｍ〕以上の面積で形成されている。

一般に、増幅等の作用をさせる能動素子では、或る程度
の大きさが必要とされるが、例えばＰＲＯＭの如く、信
号を通すか否かの作用だけをするものであれば、大面積
であることは必要でなく、たとえエミッタであつても小
型のもので良い。従つて、前記ＰＲＯＭの如き半導体装
置はできる限り小型化して良いが、現用の技術では、前
記の面積程度に留まつている。また、ＰＲＯＭでなくと
も、半導体装置の高集積化の傾向から見て、素子小型化
の技術は有用である。本発明は、特殊な装置、困難な技
法を用いることなく、極く簡単に、半導体素子の小型化
、半導体装置の高集積化を達成し得るようにすることを
目的とし、半導体層上に電極コンタクト部分の形状にパ
ターニングされた第１の絶縁膜を予め形成する工程と、
該電極コンタクト部分を除＜半導体層上に前記第１の絶
縁膜とエッチング液或いはエッチング・レートを異にす
る第２の絶縁膜を形成する工程と、前記第１の絶縁膜下
の半導体層内に電極コンタクト領域となる不純物領域を
選択的に形成する工程と、しかる後前記第１の絶縁膜を
除去し、その下の前記不純物領域表面を露出させる工程
と、露出した前記不純物領域の表面上に電極を形成する
工程とを有することを特徴とする半導体装置の製造方法
、を提供するもので、以下これ・を詳細に説明する。

従来、半導体装置を製造する場合の微細パターン形成技
術の一つとして、半導体基板上にエッチング液或いはエ
ツチング・レートを異にする少なくとも一層の絶縁膜を
他の絶縁膜でサンドイツチ状に挟んだ多層絶膜を形成し
、その多層絶縁膜を所望形状にパターニングし、更に前
記エツチング液或いはエツチング・レートを異にする絶
縁膜のサイド・エツチングを行なつて、パターンの狭小
化を行ない、その狭小化された絶縁膜を微細パターン形
成の基本的なマスクとして利用することが行なわれてい
るが、本発明は、この技術を採り入れ、更に進展させた
もので、次に第１図乃至第８図を参照しつつ一実施例を
説明する。

尚、実施例は、バイポーラ型半導体装置を拳げたが、Ｍ
ＩＳ型半導体装置に適用することもできる。第１図参照 （１）例えば面指数（１１１）ｎ型シリコン層（或いは
基板）１に例えば化学気相成長法（ＣＶＤ法）を適用し
、窒化シリコン（Ｓｉ３Ｎ４）膜２、二酸化シリコン（
ＳｉＯ２）膜３、窒化シリコン膜４を順次形成する。

（２）通常のフオト・エツチング法を適用し、窒化シリ
コン膜４、二酸化シリコン膜３、窒化シリコン膜２のパ
ターニングを行なう。

尚、窒化シリコン膜４及び２のエツチング液は熱燐酸（
Ｈ３ＰＯ４）系液を使用し、二酸化シリコン膜３のエツ
チング液は弗酸（ＨＦ）系エツチング液ノを使用する。

前記パターニングは、例えば、図に於ける１１が３〔μ
ｍ）．１２が２〔μｍ〕となるようにする。

この程度のパターンは通常のフオト・エツチング法で容
易に形成できる。第２図参照 （３）弗酸系エツチング液を用いて二酸化シリコン膜３
のサイド・エツチングを行なう。

（４）熱燐酸系エツチング液を用いて窒化シリコン膜４
を除去し、且つ、幅を狭小化された二酸化シリコン膜３
をマスクにして窒化シリコン膜２のエツチングを行なう
。

（５）マスクとして使用した二酸化シリコン膜３を除去
すると、幅が狭小化された窒化シリコン膜２Ａ，２Ｂ，
２Ｃが残る。

尚、１１″は０．７〔μｍ〕、１２″は４．３〔μｍ〕
となる第３図参照 （６）熱酸化法を適用し、二酸化シリコン層５を形成す
る。

この厚さは例えば５０００〔ＡＯ〕程度である。第４図
照参 （７）通常のフオト・エツチング法を適用し、窒化シリ
コン膜２Ａの近傍に於ける二酸化シリコン膜５をエツチ
ングして、コレクタ・コンタクト領域形成用窓を形成す
る。

（８）前記コレクタ・コンタクト領域形成用窓を介して
、例えば燐（Ｐ）などｎ型不純物の導入を行ない、ｎ＋
型コレクタ・コンタクト領域６を形成する。

尚、この場合、コレクタ・コンタクト領域６上は二酸化
シリコン膜で覆われるので、これも二酸化シリコン膜５
の一部として取扱うことにする。第５図参照 （９）通常のフオト・エツチング法を適用し、窒化シリ
コン膜２Ｃの近傍に於・ける二酸化シリコン膜５をエツ
チングして、ベース・コンタクト領域形成用窓を形成す
る。

０Ｉ前記ベース・コンタタト領域形成用窓を介して、例
えば硼素（Ｂ）などｐ型不純物の導入を行ない、Ｐ＋型
ベース・コンタクト領域７を形成する。

第６図参照 （１１）ベース領域をイオン注入法で形成するためのマ
スクとなるフオト・レジスト層８を形成する。

尚、８Ａはベー又領域形成窓である。Ａ２）ベース領域
形成窓８Ａを介して例えば硼素のイオン注入を行ない、
ｐ型ベース領域９を形成する。

第７図参照 ０３）フオト・レジスト層８を除去する。

（１４）窒化シリコン膜２Ａ及び２Ｂを除去してシリコ
ン層１の表面を露出する。

０５）例えば燐などのｎ型不純物を拡散してｎ＋型エミ
ツタ領域１０を形成する。

これと同時に、窒化シリコン膜２Ａで覆われていた部分
にもｎ型不純物が拡散され、コレクタ・コンタクト領域
６の中央部分を埋めるｎ＋型不純物領域が形成される。
これはコレクタ・コンタクト領域６の一部となる。尚、
不純物拡散を所謂真空カプセル法で拡散したり、或いは
、不純物含有多結晶シリコン層を使用した固相一固相拡
散法で拡散すると領域表面に二酸化シリコン膜が形成さ
れないので好都合ある。第８図参照 Ｕｅ窒化シリコン膜２Ｃを除去する。

ａη 例えば蒸着法を適用し、アルミニウム（Ａ１）層
を形成する。

Ｑ８）通常のフオト・エツチング法を適用して、アルミ
ニウム層のパターニングを行ない、コレクタ電極ＩＩＣ
、エミツタ電極ＩＩＥ、ベース電極ＩＩＢを形成する。

以上は集積回路のトランジスタ製作に適用することがで
き、この場合、基板としては、理没拡散．したエピタキ
シヤルウエハ一を用いる必要があり、少くともエミツタ
直下からコレクタコンタクトに至る表面領域にこの埋没
拡散を施しておく。

そして、コレクタコンタクト領域６が、この理没拡散領
域に接するように、領域６の深さを調節する。前記説明
で判るように、本発明に依れば、例えば理込み層、素子
間分離領域を形成した半導体層（或いは基板）に諸領域
を形成する前に、所謂サイド・エツチング法を利用して
微小な窓を形成．し、その上を例えば窒化シリコン膜で
覆つておき、最初、微小な窓の周囲に必要なコンタクト
領域、例えばコレクタ・コンタクト領域、ベース・コン
タクト領域等を形成しておき、後に、必要に応じて窒化
シリコン膜を所謂ウオツシユ・アウトで除去して所要領
域を形成したり、それと同時に微小な窓の直下の部分に
コンタクト領域を形成したり、電極を形成してコンタク
トを採つたりするものであるから、従来の如く、諸領域
形成用窓、電極コンタクト窓を後から形成するものと異
なり、微小な窓、微小な領域の形成が容易であり、エミ
ツタ、ベース、コレクタ各電極コンタクト窓間の間隔、
能動素子と素子間分離領域との間隔を確実に維持するこ
とができる。

すなわち従来の方法では、例えばベース用のマスクを用
いて窓あけを行つて拡散してベースコンタクトを形成し
、次にエミツタ用のマスクを用いて窓あけを行つて拡散
してエミツタコンタクトを形成し、次にコレクタ用のマ
スクを用いて窓あけを行つて拡散してベースコンタクト
を形成するというようにそれぞれのマスクを使用して順
次窓あけを行うので、マスクの位置合せ誤差等によつて
各電極コンタクトや素子間の位置精度を高くすることが
難しかつたが、本発明の方法ではベース、エミツタ、コ
レクタの窓の位置を定めるためのマスクは１枚ですむの
で、各電極コンタクトや素子間の位置精度を高くするこ
とが容易であるだけでなく、工程が簡単になる。また、
本発明の工程中に抵抗領域の形成を行なうことは全く容
易である。本発明に於ける工程を実施する際に適用され
る全ての写真技術は、常に、電極コンタクト窓より大き
いパターンに対して適用すれば良いので、現用技術で容
易に実施可能である。

因に、従来技術では、領域形成の為の不純物導入を行な
つた後に該領域内に電極コンタクト窓を形成するように
しているものであるから、その電極コンタクト窓は現用
技術で可能な最小パターン・サイズである３ 〔μｍ×
３ 〔μｍ〕程度になり、これにマスク合せの余裕を周
囲に１ 〔μｍ〕ずつ採ると、コンタクト領域である前
記不純物導入領域は５ 〔μｍ〕 ×５ 〔μｍ〕程度
になる。

これに対し、本発明に於いては、前記微小面積の窒化シ
リコン膜（所定絶縁膜）のパターン・サイズである０．
７〔μｍ〕 ×０．７〔μｍ〕に対してマスク合せの余
裕を採れば良いので、コンタクト領域である不純物導入
領域は２．７〔μｍ〕×２．７〔μｍ〕程度になる。従
つて、コンタクト領域の面積比を考えると、本発明に依
つた場合、従来技術に依つた場合の約１／３．４程度と
なり、１個のトランジスタ全体でも（１０〜１３） 〔
μｍ〕×３ 〔μｍ〕程度のサイズにすることができ、
コンタクト領域の面積比と同程度の比率で小型化するこ
とが可能となるものである。

【図面の簡単な説明】

第１図乃至第８図は本発明実施例の工程図をそれぞれ表
わす。 図に於いて、１はシリコン層、２は窒化シリコン膜、３
は二酸化シリコン膜、４は窒化シリコン膜、５は二酸化
シリコン膜、６コレクタ・コンタクト領域、７はベース
・コンタクト領域、８はフオト・レジスト層、９はベー
ス領域、１０はエミツタ領域、ＩＩＣ，ＩＩＥ，ＩＩＢ
は電極をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ 半導体層上に電極コンタクト部分の形状にパターニ
   ングされた第１の絶縁膜を予め形成する工程と、該電極
   コンタクト部分を除く半導体層上に前記第１の絶縁膜と
   エッチング液或いはエッチング・レートを異にする第２
   の絶縁膜を形成する工程と、前記第１の絶縁膜下の半導
   体層内に電極コンタクト領域となる不純物領域を選択的
   に形成する工程と、しかる後前記第１の絶縁膜を除去し
   、その下の前記不純物領域表面を露出させる工程と、露
   出した前記不純物領域の表面上に電極を形成する工程と
   を有することを特徴とする半導体装置の製造方法。