JPH03138977A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH03138977A JPH03138977A JP27686289A JP27686289A JPH03138977A JP H03138977 A JPH03138977 A JP H03138977A JP 27686289 A JP27686289 A JP 27686289A JP 27686289 A JP27686289 A JP 27686289A JP H03138977 A JPH03138977 A JP H03138977A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminals
- function cells
- input
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特にゲートアレイ方式の集積
回路に関する。
回路に関する。
従来、この種のゲートアレイ方式の半導体集積回路装置
におけるファンクションセルの入出力端子の位置する行
方向または列方向のチャネルは、ファンクションセルご
とで個別に決められており、異なるファンクションセル
間では入出力端子位置に相関はなかった。
におけるファンクションセルの入出力端子の位置する行
方向または列方向のチャネルは、ファンクションセルご
とで個別に決められており、異なるファンクションセル
間では入出力端子位置に相関はなかった。
第３図は、従来のゲートアレイ方式のファンクションセ
ルアレイ領域の要部の平面模式図である。アレイ状に配
置された、それぞれ種類の異なるファンクションセルＣ
３１，Ｃ３２，Ｃ３３゜Ｃ３４，Ｃ３５，Ｃ３６の入・
出力端子の位置はファンクションセルごとに異なってい
る。図の太線に示すように、ファンクションセルＣ３２
の出力端子０３２がファンクションセルＣ３４，Ｃ３５
、Ｃ３６の入力端子に共通に接続された状態を表してい
る。ファンクションセルＣ３４，Ｃ３５、Ｃ３６の入力
端子ｌ３４１．ｌ３５１．ｌ３６１の位置する列方向の
配線チャネルがそれぞれ異なっているため、入力端子ｌ
３４１．ｌ３５１、ｌ３６１間を配線接続するには、列
方向の配線と行方向の配線を行う必要がある。また、出
力端子０３２と入力端子ｌ３５１の行位置は、同−のチ
ャネル上ではないため更に行方向の配線と列方向の配線
を行う必要があった。
ルアレイ領域の要部の平面模式図である。アレイ状に配
置された、それぞれ種類の異なるファンクションセルＣ
３１，Ｃ３２，Ｃ３３゜Ｃ３４，Ｃ３５，Ｃ３６の入・
出力端子の位置はファンクションセルごとに異なってい
る。図の太線に示すように、ファンクションセルＣ３２
の出力端子０３２がファンクションセルＣ３４，Ｃ３５
、Ｃ３６の入力端子に共通に接続された状態を表してい
る。ファンクションセルＣ３４，Ｃ３５、Ｃ３６の入力
端子ｌ３４１．ｌ３５１．ｌ３６１の位置する列方向の
配線チャネルがそれぞれ異なっているため、入力端子ｌ
３４１．ｌ３５１、ｌ３６１間を配線接続するには、列
方向の配線と行方向の配線を行う必要がある。また、出
力端子０３２と入力端子ｌ３５１の行位置は、同−のチ
ャネル上ではないため更に行方向の配線と列方向の配線
を行う必要があった。
上述した従来のゲートアレイ方式の集積回路では、種類
の異なるファンクションセルの入出力端子の位置がそれ
ぞれ固有に決められていたため統一性がなく、端子間を
接続する配線が煩雑になるとともに、多数の配線チャネ
ルを占有することになり、設定された配線チャネルを有
効利用できないという欠点があった。
の異なるファンクションセルの入出力端子の位置がそれ
ぞれ固有に決められていたため統一性がなく、端子間を
接続する配線が煩雑になるとともに、多数の配線チャネ
ルを占有することになり、設定された配線チャネルを有
効利用できないという欠点があった。
本発明の集積回路は、基本セル上に基本論理回路を構成
したファンクションセルをマトリクス状に配置して論理
回路を構成するゲートアレイ方式の集積回路において、
前記ファンクションセルの入・出力端子が複数の所定行
または所定列上に配置されて構成されている。
したファンクションセルをマトリクス状に配置して論理
回路を構成するゲートアレイ方式の集積回路において、
前記ファンクションセルの入・出力端子が複数の所定行
または所定列上に配置されて構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の要部の平面模式図であ
る。
る。
アレイ状に配置されたファンクションセルＣ１１、ＣＩ
２．Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６のすべての入・出
力端子は、所定列チャネルまた、は所定行チャネル上に
設定されている。縦方向に並んで配置されたファンクシ
ョンセルＣ１３，Ｃ１４、Ｃ１５の入力端子１１４１，
１１５１，１１６１は、すべて端子配置用チャネルＬｌ
ｌ上に位置しており、入力端子１１４２，１１５２，１
１６２は共に端子配置用チャネルＬ１２上に位置してい
る。また、横方向に並んで配置されたファンクションセ
ルＣ１２とファンクションセルＣ１５の出力端子０１２
，０１５は、同じ端子配置用チャネルＬ１６上に位置し
ている。端子配置用チャネルＬｌｌ、Ｌ１２．Ｌｉ２．
Ｌｉ２．Ｌｉ２、Ｌｉ２．Ｌ１７以外のチャネルはすべ
て他の信号接続のための配線チャネルに供される。
２．Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６のすべての入・出
力端子は、所定列チャネルまた、は所定行チャネル上に
設定されている。縦方向に並んで配置されたファンクシ
ョンセルＣ１３，Ｃ１４、Ｃ１５の入力端子１１４１，
１１５１，１１６１は、すべて端子配置用チャネルＬｌ
ｌ上に位置しており、入力端子１１４２，１１５２，１
１６２は共に端子配置用チャネルＬ１２上に位置してい
る。また、横方向に並んで配置されたファンクションセ
ルＣ１２とファンクションセルＣ１５の出力端子０１２
，０１５は、同じ端子配置用チャネルＬ１６上に位置し
ている。端子配置用チャネルＬｌｌ、Ｌ１２．Ｌｉ２．
Ｌｉ２．Ｌｉ２、Ｌｉ２．Ｌ１７以外のチャネルはすべ
て他の信号接続のための配線チャネルに供される。
入力端子１１４１，１１５１，１１６１間の配線敷設は
これらの入力端子が同一の列にあるため太線に示すよう
に１本の直線で済む、これにより、端子間接続のために
占有されるチャネルが１本で済み、他の配線接続に供す
ることのできる配線チャネルが増加するので、他の配線
敷設の自由度が高くなっている。
これらの入力端子が同一の列にあるため太線に示すよう
に１本の直線で済む、これにより、端子間接続のために
占有されるチャネルが１本で済み、他の配線接続に供す
ることのできる配線チャネルが増加するので、他の配線
敷設の自由度が高くなっている。
このように、入・出力端子の位置を特定のチャネルに限
定することにより、配線数形状が簡素化され、さらに配
線の自由度が高くなっている。
定することにより、配線数形状が簡素化され、さらに配
線の自由度が高くなっている。
第２図は本発明の第２の実施例の要部の平面の図である
。
。
横方向に一列に配置されたファンクションセルＣ２１，
Ｃ２２，Ｃ２３，Ｃ２４は、フリップフロップである。
Ｃ２２，Ｃ２３，Ｃ２４は、フリップフロップである。
これらのファンクションセルのクロック入力端子ＣＬＫ
Ｉ、ＣＬＫ２．ＣＬＫ３．ＣＬＫ４を端子配置用チャネ
ルＬ２１上に配置することにより、クロック間の配線は
１本の直線になっている。このように、クロック入力端
子位置を限定することにより、一般に多くのフリップフ
ロック回路のクロック入力端子間を接続するため長くな
ることの多いクロック信号配線が直線的な配線接続が出
来ることにより短くなり、配線容量による遅延時間が減
少する。このように、ファンクションセルの入力端子位
置を限定することで、配線敷設形状が簡素化されるとと
もに回路特性が向上する。
Ｉ、ＣＬＫ２．ＣＬＫ３．ＣＬＫ４を端子配置用チャネ
ルＬ２１上に配置することにより、クロック間の配線は
１本の直線になっている。このように、クロック入力端
子位置を限定することにより、一般に多くのフリップフ
ロック回路のクロック入力端子間を接続するため長くな
ることの多いクロック信号配線が直線的な配線接続が出
来ることにより短くなり、配線容量による遅延時間が減
少する。このように、ファンクションセルの入力端子位
置を限定することで、配線敷設形状が簡素化されるとと
もに回路特性が向上する。
以上説明したように本発明は、ファンクションセルの入
・出力端子位置を所定列または所定行に設定された端子
配置用チャネル上に設定することにより、端子間の配線
工程を簡素化できるとともに配線長の減少による回路特
性の向上を計ることができるという効果がある。
・出力端子位置を所定列または所定行に設定された端子
配置用チャネル上に設定することにより、端子間の配線
工程を簡素化できるとともに配線長の減少による回路特
性の向上を計ることができるという効果がある。
第１図は本発明の第１の実施例の要部の平面模式図、第
２図は本発明の第２の実施例の要部の平面模式図、第３
図は従来の集積回路の一例の平面模式図である。 Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６、Ｃ
２０，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ３１゜Ｃ３２，Ｃ３
３，Ｃ３４，Ｃ３５，Ｃ３６・・・ファンクションセル
、１１４１．１１５１．ｌｌ６１、ＣＬＫＩ、ＣＬＫ２
．ＣＬＫ３．ＣＬＫ４゜ｌ３４１．ｌ３５１．ｌ３６１
・・・入力端子、０１１．０３１・・・出力端子、Ｌｌ
ｌ、Ｌ１２．Ｌ１３゜Ｌ１４．Ｌ１５．Ｌ１６．Ｌ１７
．Ｌ２１・・・端子配置用チャネル。
２図は本発明の第２の実施例の要部の平面模式図、第３
図は従来の集積回路の一例の平面模式図である。 Ｃ１１，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６、Ｃ
２０，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ３１゜Ｃ３２，Ｃ３
３，Ｃ３４，Ｃ３５，Ｃ３６・・・ファンクションセル
、１１４１．１１５１．ｌｌ６１、ＣＬＫＩ、ＣＬＫ２
．ＣＬＫ３．ＣＬＫ４゜ｌ３４１．ｌ３５１．ｌ３６１
・・・入力端子、０１１．０３１・・・出力端子、Ｌｌ
ｌ、Ｌ１２．Ｌ１３゜Ｌ１４．Ｌ１５．Ｌ１６．Ｌ１７
．Ｌ２１・・・端子配置用チャネル。
Claims (1)
- 基本セル上に基本論理回路を構成したファンクション
セルをマトリクス状に配置して論理回路を構成するゲー
トアレイ方式の集積回路において、前記ファンクション
セルの入・出力端子が複数の所定行または所定列上に配
置されていることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27686289A JPH03138977A (ja) | 1989-10-23 | 1989-10-23 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27686289A JPH03138977A (ja) | 1989-10-23 | 1989-10-23 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03138977A true JPH03138977A (ja) | 1991-06-13 |
Family
ID=17575450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27686289A Pending JPH03138977A (ja) | 1989-10-23 | 1989-10-23 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03138977A (ja) |
-
1989
- 1989-10-23 JP JP27686289A patent/JPH03138977A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304641A (ja) | マスタスライス方式集積回路 | |
| US4745307A (en) | Semiconductor integrated circuit with a programmable logic array | |
| JPH03120743A (ja) | 半導体装置 | |
| JPS5963743A (ja) | 半導体集積回路装置 | |
| JPH029149A (ja) | スタンダードセル | |
| JPH0550143B2 (ja) | ||
| US5729126A (en) | Master slice LSI with integrated fault detection circuitry | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JP2002289785A (ja) | 半導体装置 | |
| JP2702155B2 (ja) | 半導体集積回路 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JP2532103Y2 (ja) | 半導体集積回路装置 | |
| JPS6367819A (ja) | プログラマブルロジツクアレイ | |
| JP2772696B2 (ja) | 半導体集積回路装置 | |
| JPH04280473A (ja) | マスタースライス型半導体集積回路およびその製造方法 | |
| JPH03204959A (ja) | 半導体集積回路装置 | |
| JPH04253370A (ja) | 半導体集積回路装置 | |
| JPH05114716A (ja) | 半導体集積回路装置 | |
| JPH02201958A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JP2964765B2 (ja) | 多層配線層を用いた半導体集積回路 | |
| JP2652948B2 (ja) | 半導体集積回路 | |
| JPH0536945A (ja) | マスタスライス型半導体集積回路装置 | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPS6294956A (ja) | 半導体集積回路 |