JPH0536945A - マスタスライス型半導体集積回路装置 - Google Patents
マスタスライス型半導体集積回路装置Info
- Publication number
- JPH0536945A JPH0536945A JP3192960A JP19296091A JPH0536945A JP H0536945 A JPH0536945 A JP H0536945A JP 3192960 A JP3192960 A JP 3192960A JP 19296091 A JP19296091 A JP 19296091A JP H0536945 A JPH0536945 A JP H0536945A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- basic cell
- output terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 セルライブラリを増大する事なく半導体基板
のコーナー領域に入出力端子を配置することが可能とな
る入出力端子、入出力基本セルの配線構造を提供する。 【構成】 半導体基板上に基本セルと入出力基本セル及
びパッケージに直接電気的に接続される入出力端子が規
則的に配置されるマスタスライス方式のゲートアレイに
於いて、該入出力端子の配置領域が該入出力基本セルの
配置領域の外側に存在し該入出力端子の配置領域と該入
出力基本セルの配置領域の間に配線領域が存在する。 【効果】 半導体基板に対して効率よく入出力端子を配
置することができ、入出力端子位置と関係なく入出力基
本セルの位置を決定できるため、該入出力基本セルが構
成する論理、必要な電流量に応じて其の入出力基本セル
をチップ内に配置することが可能であるという効果を有
する。
のコーナー領域に入出力端子を配置することが可能とな
る入出力端子、入出力基本セルの配線構造を提供する。 【構成】 半導体基板上に基本セルと入出力基本セル及
びパッケージに直接電気的に接続される入出力端子が規
則的に配置されるマスタスライス方式のゲートアレイに
於いて、該入出力端子の配置領域が該入出力基本セルの
配置領域の外側に存在し該入出力端子の配置領域と該入
出力基本セルの配置領域の間に配線領域が存在する。 【効果】 半導体基板に対して効率よく入出力端子を配
置することができ、入出力端子位置と関係なく入出力基
本セルの位置を決定できるため、該入出力基本セルが構
成する論理、必要な電流量に応じて其の入出力基本セル
をチップ内に配置することが可能であるという効果を有
する。
Description
【０００１】
【産業上の利用分野】本発明はマスタスライス型半導体
集積回路装置に係わり入出力端子と入出力基本セルの配
置構造に関する。
集積回路装置に係わり入出力端子と入出力基本セルの配
置構造に関する。
【０００２】
【従来の技術】図２に従来の方式に於ける前記入出力端
子と前記入出力基本セルの配置関係図を示す。図中の２
０４は該入出力端子、２０３は該入出力端子２０４の配
置領域であり、２０５は前記入出力基本セルである。前
記入出力端子２０４と前記入出力基本セル２０５は該入
出力基本セル２０５の実現する論理セルが有する固定配
線により接続され、該入出力端子２０４と該入出力基本
セル２０５の間に自由に配線可能な配線領域は存在しな
い。従って、前記入出力端子２０４は前記入出力基本セ
ル２０５の構成要素に等しく該入出力基本セル２０５と
該入出力端子２０４の位置関係が全入出力基本セルに於
いて共通であり任意の配置関係にある入出力基本セル２
０５と入出力端子２０４を接続することは考慮されてい
ない。
子と前記入出力基本セルの配置関係図を示す。図中の２
０４は該入出力端子、２０３は該入出力端子２０４の配
置領域であり、２０５は前記入出力基本セルである。前
記入出力端子２０４と前記入出力基本セル２０５は該入
出力基本セル２０５の実現する論理セルが有する固定配
線により接続され、該入出力端子２０４と該入出力基本
セル２０５の間に自由に配線可能な配線領域は存在しな
い。従って、前記入出力端子２０４は前記入出力基本セ
ル２０５の構成要素に等しく該入出力基本セル２０５と
該入出力端子２０４の位置関係が全入出力基本セルに於
いて共通であり任意の配置関係にある入出力基本セル２
０５と入出力端子２０４を接続することは考慮されてい
ない。
【０００３】
【発明が解決しようとする課題】上記従来技術では半導
体基板の角隅に位置するコーナー領域は前記入出力基本
セルが配置不可能の領域であり、該入出力基本セルと一
定の位置関係を有する前記入出力端子に関しても配置不
可能となる。また、入出力端子を配置するには半導体基
板の大きさ、前記入出力基本セル位置、前記入出力端子
位置のより複数個の固定配線パターンを用意する必要が
ありセルライブラリが増大するという問題点を有する。
体基板の角隅に位置するコーナー領域は前記入出力基本
セルが配置不可能の領域であり、該入出力基本セルと一
定の位置関係を有する前記入出力端子に関しても配置不
可能となる。また、入出力端子を配置するには半導体基
板の大きさ、前記入出力基本セル位置、前記入出力端子
位置のより複数個の固定配線パターンを用意する必要が
ありセルライブラリが増大するという問題点を有する。
【０００４】そこで本発明はこのような問題点を解決す
るためのもので其の目的とするところはマスタスライス
方式のゲートアレイでセルライブラリを増大する事なく
半導体基板の角隅に位置するコーナー領域に入出力端子
を配置することが可能となる入出力端子、入出力基本セ
ルの配線構造を提供することが目的である。
るためのもので其の目的とするところはマスタスライス
方式のゲートアレイでセルライブラリを増大する事なく
半導体基板の角隅に位置するコーナー領域に入出力端子
を配置することが可能となる入出力端子、入出力基本セ
ルの配線構造を提供することが目的である。
【０００５】
【課題を解決するための手段】半導体基板上に論理を構
成する基本セルと入出力論理を構成する入出力基本セル
及びパッケージに直接電気的に接続される入出力端子が
規則的に配置されるマスタスライス方式のゲートアレイ
に於いて、該入出力端子の配置領域が該入出力基本セル
の配置領域の外側に存在し該入出力端子の配置領域と該
入出力基本セルの配置領域の間に配線領域が存在するこ
とを特徴とする。
成する基本セルと入出力論理を構成する入出力基本セル
及びパッケージに直接電気的に接続される入出力端子が
規則的に配置されるマスタスライス方式のゲートアレイ
に於いて、該入出力端子の配置領域が該入出力基本セル
の配置領域の外側に存在し該入出力端子の配置領域と該
入出力基本セルの配置領域の間に配線領域が存在するこ
とを特徴とする。
【０００６】
【実施例】図１に本発明の入出力端子と入出力基本セル
間の接続配線を設定する配線領域と該入出力端子の配置
領域及び該入出力基本セルの配置領域の配置関係図を示
す。前記入力端子１０４より構成される入力端子配置領
域１０３と前記入出力基本セル１０５の配置領域の間に
本発明の該入出力端子１０４と該入出力基本セル１０５
の接続を目的とする金属配線を設定する配線領域１０６
が配置されている。前記入出力端子１０４と前記入出力
基本セル１０５は金属配線により接続されるため配置位
置は特定の配置関係を有しない。従って前記入出力端子
配置領域１０３内の任意の位置に前記入出力端子１０４
を設定できる。
間の接続配線を設定する配線領域と該入出力端子の配置
領域及び該入出力基本セルの配置領域の配置関係図を示
す。前記入力端子１０４より構成される入力端子配置領
域１０３と前記入出力基本セル１０５の配置領域の間に
本発明の該入出力端子１０４と該入出力基本セル１０５
の接続を目的とする金属配線を設定する配線領域１０６
が配置されている。前記入出力端子１０４と前記入出力
基本セル１０５は金属配線により接続されるため配置位
置は特定の配置関係を有しない。従って前記入出力端子
配置領域１０３内の任意の位置に前記入出力端子１０４
を設定できる。
【０００７】図３に本発明の前記コーナー領域に於ける
接続配線図を示す。図３に於ける３０２と３０３は前記
入出力端子、３０７は前記入出力基本セルであり、３０
９は本発明の該入出力端子３０３と該入出力基本セル３
０７接続用金属配線配置領域である。図３に於て外部か
らの信号は前記入出力端子３０２から接続端子３１２、
本発明の金属配線配置領域３０９内に配線された金属配
線３０４、接続端子３１０を介して前記入出力基本セル
３０６に入力され、入力論理回路、接続端子３１４、金
属配線３１６により、前記基本セル領域３０１に入力さ
れる。また、前記基本セル領域３０１より出力される信
号は金属配線３１７、接続端子３１５を介して前記入出
力基本セル３０７に入力され、出力論理回路、接続端子
３１１、前記金属配線配置領域３０９内に配線された金
属配線３０５、接続端子３１３を介して前記入出力端子
３０３により外部に出力される。
接続配線図を示す。図３に於ける３０２と３０３は前記
入出力端子、３０７は前記入出力基本セルであり、３０
９は本発明の該入出力端子３０３と該入出力基本セル３
０７接続用金属配線配置領域である。図３に於て外部か
らの信号は前記入出力端子３０２から接続端子３１２、
本発明の金属配線配置領域３０９内に配線された金属配
線３０４、接続端子３１０を介して前記入出力基本セル
３０６に入力され、入力論理回路、接続端子３１４、金
属配線３１６により、前記基本セル領域３０１に入力さ
れる。また、前記基本セル領域３０１より出力される信
号は金属配線３１７、接続端子３１５を介して前記入出
力基本セル３０７に入力され、出力論理回路、接続端子
３１１、前記金属配線配置領域３０９内に配線された金
属配線３０５、接続端子３１３を介して前記入出力端子
３０３により外部に出力される。
【０００８】
【発明の効果】以上記したように本発明によれば、マス
タスライス方式のゲートアレイに於いて該ゲートアレイ
の半導体基板に対して効率よく最大数の入力端子を配置
することができるという効果を有する。また、入出力端
子位置と関係なく入出力基本セルの位置を決定できるた
め、該入出力基本セルが構成する論理、必要な電流量に
応じて其の入出力基本セルをチップ内に配置することが
可能であるという効果を有する。
タスライス方式のゲートアレイに於いて該ゲートアレイ
の半導体基板に対して効率よく最大数の入力端子を配置
することができるという効果を有する。また、入出力端
子位置と関係なく入出力基本セルの位置を決定できるた
め、該入出力基本セルが構成する論理、必要な電流量に
応じて其の入出力基本セルをチップ内に配置することが
可能であるという効果を有する。
【図１】本発明の入出力端子と入出力基本セル間の接続
配線を設定する配線領域と該入出力端子の配置領域及び
該入出力基本セルの配置領域の配置関係図である。
配線を設定する配線領域と該入出力端子の配置領域及び
該入出力基本セルの配置領域の配置関係図である。
【図２】従来の方式に於ける前記入出力端子と前記入出
力基本セルの配置関係図である。
力基本セルの配置関係図である。
【図３】本発明の前記コーナー領域に於ける接続配線図
である。
である。
【符号の説明】 １０１、２０１ ・・・ 半導体基板 １０２、２０２、３０１ ・・・ 基本セル領域 １０３、２０３、３０８ ・・・ 入出力端子配置領域 １０４、２０４、３０２、３０３ ・・・ 入出力端子 １０５、２０５、３０６、３０７ ・・・ 入出力基本
セル １０６、３０９ ・・・ 入出力端子−入出力基本セル
間配線領域 ３０４、３０５ ・・・ 入出力端子−入出力基本セル
間配線 ３１６、３１７ ・・・ 金属配線 ３１０、３１１、３１２、３１３、３１４、３１５ ・
・・ 配線接続端子
セル １０６、３０９ ・・・ 入出力端子−入出力基本セル
間配線領域 ３０４、３０５ ・・・ 入出力端子−入出力基本セル
間配線 ３１６、３１７ ・・・ 金属配線 ３１０、３１１、３１２、３１３、３１４、３１５ ・
・・ 配線接続端子
Claims (1)
- 【請求項１】 半導体基板上に論理を構成する基本セル
と入出力論理を構成する入出力基本セル及びパッケージ
に直接電気的に接続される入出力端子が規則的に配置さ
れるマスタスライス方式のゲートアレイに於いて、該入
出力端子の配置領域が該入出力基本セルの配置領域の外
側に存在し該入出力端子の配置領域と該入出力基本セル
の配置領域の間に配線領域が存在することを特徴とする
マスタスライス型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192960A JPH0536945A (ja) | 1991-08-01 | 1991-08-01 | マスタスライス型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3192960A JPH0536945A (ja) | 1991-08-01 | 1991-08-01 | マスタスライス型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536945A true JPH0536945A (ja) | 1993-02-12 |
Family
ID=16299899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3192960A Pending JPH0536945A (ja) | 1991-08-01 | 1991-08-01 | マスタスライス型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224671B1 (ko) * | 1996-12-13 | 1999-10-15 | 윤종용 | 게이트 어레이의 마스터 슬라이스 구조 |
-
1991
- 1991-08-01 JP JP3192960A patent/JPH0536945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224671B1 (ko) * | 1996-12-13 | 1999-10-15 | 윤종용 | 게이트 어레이의 마스터 슬라이스 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089876A (en) | Semiconductor ic device containing a conductive plate | |
| TW567602B (en) | Multi-chip module | |
| US4858175A (en) | Monolithic semi-custom IC having standard LSI sections and coupling gate array sections | |
| KR100359591B1 (ko) | 반도체 장치 | |
| JPH0536774A (ja) | マスタスライス型半導体集積回路装置 | |
| JPS58116757A (ja) | マスタスライスｌｓｉ | |
| JPH0550143B2 (ja) | ||
| JPS6297347A (ja) | ゲ−トアレイ付ワンチツプマイクロコンピユ−タ | |
| JPH03203363A (ja) | 半導体装置 | |
| JPH06101521B2 (ja) | 半導体集積回路装置 | |
| JPS62273751A (ja) | 集積回路 | |
| KR900008795B1 (ko) | 반주문형 시스템 lsi | |
| JPH03195045A (ja) | 半導体集積回路装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH04127462A (ja) | 半導体集積回路 | |
| JPH05175334A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JPS60226137A (ja) | 半導体集積回路装置 | |
| JPH0797620B2 (ja) | 半導体集積回路 | |
| JPH05335417A (ja) | 半導体集積回路装置の自動設計方法 | |
| JPH0266970A (ja) | マスタースライス型半導体集積回路 | |
| JPH0774252A (ja) | 半導体集積回路 | |
| JPH02306659A (ja) | 半導体装置 | |
| JPH0493047A (ja) | 半導体集積回路装置 | |
| JPH04120769A (ja) | マスタースライス方式集積回路装置用遅延セル |