JPH0313989A - 液晶表示用集積回路および液晶表示装置 - Google Patents
液晶表示用集積回路および液晶表示装置Info
- Publication number
- JPH0313989A JPH0313989A JP1148991A JP14899189A JPH0313989A JP H0313989 A JPH0313989 A JP H0313989A JP 1148991 A JP1148991 A JP 1148991A JP 14899189 A JP14899189 A JP 14899189A JP H0313989 A JPH0313989 A JP H0313989A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- pixel
- display data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ドツトマトリクス液晶表示器の表示駆動に用
いられる液晶表示用集積回路およびそれを用いた液晶表
示装置に係り、特に外部より入力するドツトマトリクス
方式液晶表示器用の表示用データに対して、ドツトマト
リクス方式液晶表示器における一定方向に配列された画
素群のうちの奇数番目の各画素に対応する表示用データ
または偶数番目の各画素に対応する表示用データを選択
する液晶表示用集積回路およびそれを用いた液晶表示装
置に関する。
いられる液晶表示用集積回路およびそれを用いた液晶表
示装置に係り、特に外部より入力するドツトマトリクス
方式液晶表示器用の表示用データに対して、ドツトマト
リクス方式液晶表示器における一定方向に配列された画
素群のうちの奇数番目の各画素に対応する表示用データ
または偶数番目の各画素に対応する表示用データを選択
する液晶表示用集積回路およびそれを用いた液晶表示装
置に関する。
（従来の技術）
第６図は、従来のドツトマトリクス方式の液晶表示装置
の構成を概略的に示しており、６０は表示画素がマトリ
クス状に配列されたドツトマトリクス方式の液晶表示器
、６１１ ６１２はそれぞれ液晶表示用ＬＳＩ（大規模
集積回路）チップ、６２１ ６２２はＴ Ａ Ｂ （Ｔ
ａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）フィルム
であって、液晶表示用ＬＳＩチップ６１．６１□がＴＡ
Ｂ技術によって搭載されると共に所要の配線が施されて
いる。６３は液晶表示器６０の時分割駆動信号を発生す
るための液晶駆動回路で、その出力端子と液晶表示器６
０の電極端子とが電気的に接続されている。
の構成を概略的に示しており、６０は表示画素がマトリ
クス状に配列されたドツトマトリクス方式の液晶表示器
、６１１ ６１２はそれぞれ液晶表示用ＬＳＩ（大規模
集積回路）チップ、６２１ ６２２はＴ Ａ Ｂ （Ｔ
ａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）フィルム
であって、液晶表示用ＬＳＩチップ６１．６１□がＴＡ
Ｂ技術によって搭載されると共に所要の配線が施されて
いる。６３は液晶表示器６０の時分割駆動信号を発生す
るための液晶駆動回路で、その出力端子と液晶表示器６
０の電極端子とが電気的に接続されている。
液晶表示用ＬＳ １６１１．６１２は、外部から供給さ
れたドツトマトリクス方式液晶表示器用の表示用データ
を一旦記憶し、それぞれ画素駆動信号に変換して出力す
るように構成されている。この場合、液晶表示用ＬＳＩ
チップ６１．および６１□は、液晶表示器６０における
一定方向に配列されている例えば２４個の画素に対して
、それぞれ対応して前半の１２個の画素の画素駆動信号
および後半の１２個の画素の画素駆動信号を並列に画素
駆動用出力端子群に出力する。ＴＡＢフィルム６２．
６２２は液晶表示器６０の片側に並べられて配置され、
液晶表示用ＬＳＩチップ６１、および６２２の画素駆動
用出力端子群と液晶表示器６０の各対応する電極端子と
を電気的に接続するための配線Ｐ１〜Ｐ １２およびＰ
１３゛〜Ｐ ２４が形成されると共に液晶表示器制御用
端子ＰＣが形成されている。
れたドツトマトリクス方式液晶表示器用の表示用データ
を一旦記憶し、それぞれ画素駆動信号に変換して出力す
るように構成されている。この場合、液晶表示用ＬＳＩ
チップ６１．および６１□は、液晶表示器６０における
一定方向に配列されている例えば２４個の画素に対して
、それぞれ対応して前半の１２個の画素の画素駆動信号
および後半の１２個の画素の画素駆動信号を並列に画素
駆動用出力端子群に出力する。ＴＡＢフィルム６２．
６２２は液晶表示器６０の片側に並べられて配置され、
液晶表示用ＬＳＩチップ６１、および６２２の画素駆動
用出力端子群と液晶表示器６０の各対応する電極端子と
を電気的に接続するための配線Ｐ１〜Ｐ １２およびＰ
１３゛〜Ｐ ２４が形成されると共に液晶表示器制御用
端子ＰＣが形成されている。
第７図は、上記従来例の液晶表示器６０を示している。
この液晶表示器６０は、対向する面に画素（ドツト）表
示用の透明電極群が被着形成された一対の透明基板（ガ
ラスなど）と、この一対の透明基膜間に封入された液晶
層と、上記一対の透明基板の外面側に設けられた光偏向
板とからなる。
示用の透明電極群が被着形成された一対の透明基板（ガ
ラスなど）と、この一対の透明基膜間に封入された液晶
層と、上記一対の透明基板の外面側に設けられた光偏向
板とからなる。
上記透明基板の幅方向中央部が表示部７０となっており
、前記透明電極の延長部分が配線部７１および電極端子
部７２ （７２＋〜７２ｎ）となっている。表示部７０
では、基板長手方向にｍ本（例えば５本）のコモン電極
用の透明電極が形成されると共に、基板幅方向に０本の
セグメント電極用の透明電極が形成されている。
、前記透明電極の延長部分が配線部７１および電極端子
部７２ （７２＋〜７２ｎ）となっている。表示部７０
では、基板長手方向にｍ本（例えば５本）のコモン電極
用の透明電極が形成されると共に、基板幅方向に０本の
セグメント電極用の透明電極が形成されている。
しかし、上記したように基板幅方向の一方の側端部にの
み電極端子７２．〜７２ｎを形成した液晶表示器６０は
、配線ピッチが狭くなり製造コストが高くなると共に配
線接続の信頼性が低くなるという問題があった。
み電極端子７２．〜７２ｎを形成した液晶表示器６０は
、配線ピッチが狭くなり製造コストが高くなると共に配
線接続の信頼性が低くなるという問題があった。
このような問題点を解決するために、従来、第８図に示
すようなドツトマトリクス方式の液晶表示装置が提案さ
れている。第８図において、８０は電極端子部８２が基
板幅方向の両側端部に分散して形成され、透明電極の配
線部分のピッチが広くされた液晶表示器である。８３１
８３２は液晶表示用ＬＳ Ｉ ８４． ８４２が搭載
されたＴＡＢフィルムで′あり、液晶表示器８０の両側
端部に分けられて配置され、広いピッチで所要の配線が
形成されている。そして、外部から供給されるドツトマ
トリクス方式液晶表示器用の表示用データがデータ切換
回路８５に入力し、このデータ切換回路８５が図示しな
いＣＰＵ （中央処理ユニット）により切換え制御され
ることにより、液晶表示用ＬＳＩ８４１の表示用データ
および液晶表示用ＬＳＩ８４２の表示用データに分離さ
れて液晶表示用Ｌ Ｓ Ｉ ８４１８４２に供給される
。この液晶表示用ＬＳＩ８４１ ８４２は、データ切換
回路８５からそれぞれ供給された表示用データを一旦記
憶し、それぞれ画素駆動信号に変換して出力するように
構成されている。
すようなドツトマトリクス方式の液晶表示装置が提案さ
れている。第８図において、８０は電極端子部８２が基
板幅方向の両側端部に分散して形成され、透明電極の配
線部分のピッチが広くされた液晶表示器である。８３１
８３２は液晶表示用ＬＳ Ｉ ８４． ８４２が搭載
されたＴＡＢフィルムで′あり、液晶表示器８０の両側
端部に分けられて配置され、広いピッチで所要の配線が
形成されている。そして、外部から供給されるドツトマ
トリクス方式液晶表示器用の表示用データがデータ切換
回路８５に入力し、このデータ切換回路８５が図示しな
いＣＰＵ （中央処理ユニット）により切換え制御され
ることにより、液晶表示用ＬＳＩ８４１の表示用データ
および液晶表示用ＬＳＩ８４２の表示用データに分離さ
れて液晶表示用Ｌ Ｓ Ｉ ８４１８４２に供給される
。この液晶表示用ＬＳＩ８４１ ８４２は、データ切換
回路８５からそれぞれ供給された表示用データを一旦記
憶し、それぞれ画素駆動信号に変換して出力するように
構成されている。
しかし、表示の高速化に伴い、液晶表示用ＬＳＩ８４１
の表示用データおよび液晶表示用ＬＳＩ８４２の表示用
データを高速に分離するようにデータ切換回路８５をＣ
ＰＵにより切換え制御しようとすると、ＣＰＵの処理能
力の負担がきつくなり、表示の高速化に十分には対応で
きない。
の表示用データおよび液晶表示用ＬＳＩ８４２の表示用
データを高速に分離するようにデータ切換回路８５をＣ
ＰＵにより切換え制御しようとすると、ＣＰＵの処理能
力の負担がきつくなり、表示の高速化に十分には対応で
きない。
（発明が解決しようとする課′ＸＵ）
上記したようにドツトマトリクス方式の液晶表示器の両
側端部から別々に画素駆動信号を供給する従来の液晶表
示用ＬＳＩは、外部から供給された液晶表示器用の表示
用データを一旦記憶し、それぞれ画素駆動信号に変換し
て出力するように構成されているので、表示用データを
２個の液晶表示用ＬＳＩに対応させて分離するよう（こ
データ切換回路をＣＰＵにより切換え制御する必要があ
り、表示の高速化に伴って高速に分離させようとすると
、ＣＰＵの処理能力の負担がきつくなり、表示の高速化
に十分には対応できないという問題がある。従って、こ
のような液晶表示用ＬＳＩを使用した従来の液晶表示装
置も、表示の高速化に十分には対応できないという問題
がある。
側端部から別々に画素駆動信号を供給する従来の液晶表
示用ＬＳＩは、外部から供給された液晶表示器用の表示
用データを一旦記憶し、それぞれ画素駆動信号に変換し
て出力するように構成されているので、表示用データを
２個の液晶表示用ＬＳＩに対応させて分離するよう（こ
データ切換回路をＣＰＵにより切換え制御する必要があ
り、表示の高速化に伴って高速に分離させようとすると
、ＣＰＵの処理能力の負担がきつくなり、表示の高速化
に十分には対応できないという問題がある。従って、こ
のような液晶表示用ＬＳＩを使用した従来の液晶表示装
置も、表示の高速化に十分には対応できないという問題
がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、ドツトマトリクス方式の液晶表示器に対して
複数個のグループに分けられた画素駆動信号を別々に供
給する場合に、表示用データ入力から上記複数個のグル
ープにそれぞれ対応する表示用データを高速に選択処理
でき、表示用データのグループ分けのためにデータ切換
回路を設けてＣＰＵにより処理することが不要になり、
表示の高速化に十分に対応できるようになり、しかも、
上記液晶表示器およびこれを実装するためのフィルム等
の配線ピッチを広くして製造コストの低減および配線の
信頼性の向上を図ることも可能になる液晶表示用集積回
路を提供することにある。
の目的は、ドツトマトリクス方式の液晶表示器に対して
複数個のグループに分けられた画素駆動信号を別々に供
給する場合に、表示用データ入力から上記複数個のグル
ープにそれぞれ対応する表示用データを高速に選択処理
でき、表示用データのグループ分けのためにデータ切換
回路を設けてＣＰＵにより処理することが不要になり、
表示の高速化に十分に対応できるようになり、しかも、
上記液晶表示器およびこれを実装するためのフィルム等
の配線ピッチを広くして製造コストの低減および配線の
信頼性の向上を図ることも可能になる液晶表示用集積回
路を提供することにある。
また、本発明は、上記液晶表示用集積回路を使用した高
速表示が可能な液晶表示装置を提供することを目的とす
る。
速表示が可能な液晶表示装置を提供することを目的とす
る。
［発明の構成］
（課題を解決するための手段）
本発明の液晶表示用集積回路は、ドツトマトリクス方式
液晶表示器における一定方向に配列された画、＃群の各
画素に対応して印加するための複数の画素駆動信号を出
力端子群に並列に出力する液晶表示用集積回路において
、外部より入力するドツトマトリクス方式液晶表示器用
の表示用データに対して、前記一定方向に配列された画
素群のうちの奇数番目の各画素に対応する表示用データ
または偶数番目の各画素に対応する表示用データを選択
する奇／偶データ選択手段と、この奇／偶データ選択手
段により選択された表示用データを画素駆動信号に変換
して出力する画素駆動信号出力手段とを具備することを
特徴とする。
液晶表示器における一定方向に配列された画、＃群の各
画素に対応して印加するための複数の画素駆動信号を出
力端子群に並列に出力する液晶表示用集積回路において
、外部より入力するドツトマトリクス方式液晶表示器用
の表示用データに対して、前記一定方向に配列された画
素群のうちの奇数番目の各画素に対応する表示用データ
または偶数番目の各画素に対応する表示用データを選択
する奇／偶データ選択手段と、この奇／偶データ選択手
段により選択された表示用データを画素駆動信号に変換
して出力する画素駆動信号出力手段とを具備することを
特徴とする。
また、本発明の液晶表示装置は、一定方向に配列された
画素群のうちの奇数番目の各画素に対応する第１の電極
端子群と偶数番目の各画素に対応する第２の電極端子群
とが両側端部に分離されて形成されたドツトマトリクス
方式液晶表示器と、外部より入力するドツトマトリクス
方式液晶表示器用の表示用データに対して、前記奇数番
目の各画素に対応する表示用データを選択すると共に画
素駆動信号に変換して出力端子群に並列に出力し、前記
第１の電極端子群に印加する第１の液晶表示用集積回路
と、同じく上記ドツトマトリクス方式液晶表示器用の表
示用データ入力に対して、前記偶数番目の各画素に対応
する表示用データを選択すると共に画素駆動゛信号に変
換して出力端子群に並列に出力し、前記第２の電極端子
群に印加する第２の液晶表示用集積回路とを具備するこ
とを特徴とする。
画素群のうちの奇数番目の各画素に対応する第１の電極
端子群と偶数番目の各画素に対応する第２の電極端子群
とが両側端部に分離されて形成されたドツトマトリクス
方式液晶表示器と、外部より入力するドツトマトリクス
方式液晶表示器用の表示用データに対して、前記奇数番
目の各画素に対応する表示用データを選択すると共に画
素駆動信号に変換して出力端子群に並列に出力し、前記
第１の電極端子群に印加する第１の液晶表示用集積回路
と、同じく上記ドツトマトリクス方式液晶表示器用の表
示用データ入力に対して、前記偶数番目の各画素に対応
する表示用データを選択すると共に画素駆動゛信号に変
換して出力端子群に並列に出力し、前記第２の電極端子
群に印加する第２の液晶表示用集積回路とを具備するこ
とを特徴とする。
（作 用）
上記した液晶表示用集積回路は、表示用データ入力に対
して、内部で所要の表示用データのみを高速に選択する
（不要な表示用データは捨ててしまう）ことが可能にな
り、表示用データ入力に対して予めデータ切換処理を行
うことが不要になり、表示の高速化に十分に対応できる
ようになる。
して、内部で所要の表示用データのみを高速に選択する
（不要な表示用データは捨ててしまう）ことが可能にな
り、表示用データ入力に対して予めデータ切換処理を行
うことが不要になり、表示の高速化に十分に対応できる
ようになる。
従って、上記した液晶表示用集積回路を、例えばＴＡＢ
フィルム上に実装してドツトマトリクス方式液晶表示器
と接続する場合、液晶表示器の透明基板幅方向の両方の
側端部に奇数番用電極端子群、偶数番用電極端子群を分
離配列すれば、この奇数番用電極端子群、偶数番用電極
端子群にそれぞれ対応する画素駆動信号群を別々に出力
する複数個の液晶表示用集積回路を使用することによっ
て液晶表示装置を実現できる。この場合、複数個の液晶
表示用集積回路には外部から同じ表示用データが共通に
入力し、それぞれの内部で所要の表示用データのみを高
速に選択するので、従来のような表示用データ入力を複
数個の液晶表示用集積回路にそれぞれ対応する表示用デ
ータに分けるためにデータ切換回路を設けてＣＰＵによ
り処理することが不要になり、表示の高速化に十分に対
応できるようになる。
フィルム上に実装してドツトマトリクス方式液晶表示器
と接続する場合、液晶表示器の透明基板幅方向の両方の
側端部に奇数番用電極端子群、偶数番用電極端子群を分
離配列すれば、この奇数番用電極端子群、偶数番用電極
端子群にそれぞれ対応する画素駆動信号群を別々に出力
する複数個の液晶表示用集積回路を使用することによっ
て液晶表示装置を実現できる。この場合、複数個の液晶
表示用集積回路には外部から同じ表示用データが共通に
入力し、それぞれの内部で所要の表示用データのみを高
速に選択するので、従来のような表示用データ入力を複
数個の液晶表示用集積回路にそれぞれ対応する表示用デ
ータに分けるためにデータ切換回路を設けてＣＰＵによ
り処理することが不要になり、表示の高速化に十分に対
応できるようになる。
また、上記したように液晶表示器の透明基板幅方向の両
方の側端部に奇数番用電極端子群、偶数番用電極端子群
を分離配列すれば、上記ＴＡＢフィルム上の配線ピッチ
を広くすることが可能となり、その配線の信頼性を高め
ることができる。また、液晶表示器の透明基板上の透明
電極配線をほぼ最短距離で直線状に形成することが可能
になり、液晶表示器における上記透明電極配線部の占有
面積を小さくして液晶表示部を大きくし表示内容を見易
くすることが可能になる。さらに、上記透明電極配線の
配列間隔ひいては電極端子配列間隔を画素配列間隔と同
程度まで大きくとれるので、液晶表示装置の製造が容品
になり液晶表示装置を安価に実現できる。
方の側端部に奇数番用電極端子群、偶数番用電極端子群
を分離配列すれば、上記ＴＡＢフィルム上の配線ピッチ
を広くすることが可能となり、その配線の信頼性を高め
ることができる。また、液晶表示器の透明基板上の透明
電極配線をほぼ最短距離で直線状に形成することが可能
になり、液晶表示器における上記透明電極配線部の占有
面積を小さくして液晶表示部を大きくし表示内容を見易
くすることが可能になる。さらに、上記透明電極配線の
配列間隔ひいては電極端子配列間隔を画素配列間隔と同
程度まで大きくとれるので、液晶表示装置の製造が容品
になり液晶表示装置を安価に実現できる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、ドツトマトリクス方式の液晶表示装置の構成
を概略的に示しており、１０は表示画素がマトリクス状
に配列されたドツトマトリクス方式の液晶表示器、１１
□ １１２はそれぞれ液晶表示用ＬＳＩ、１２１．１
２２はＴＡＢフィルムであって、液晶表示用ＬＳＩＩＩ
＋ １１２がＴＡＢ技術によって搭載されると共に所
要の配線が施されており、このＴＡＢフィルム１２１１
２□は液晶表示器１０の両側端側に分けられて配置され
ている。
を概略的に示しており、１０は表示画素がマトリクス状
に配列されたドツトマトリクス方式の液晶表示器、１１
□ １１２はそれぞれ液晶表示用ＬＳＩ、１２１．１
２２はＴＡＢフィルムであって、液晶表示用ＬＳＩＩＩ
＋ １１２がＴＡＢ技術によって搭載されると共に所
要の配線が施されており、このＴＡＢフィルム１２１１
２□は液晶表示器１０の両側端側に分けられて配置され
ている。
第２図は、液晶表示器１０の構、成を概略的に示してい
る。この液晶表示器１０は、対向する面に画素（ドツト
）表示用の透明電極群が被着形成された一対の透明基板
（ガラスなど）と、この一対の透明基板間に封入された
液晶層と、上記一対の透明基板の外面側に設けられた光
偏向板とからなる。上記透明基板の幅方向中央部が表示
部２０となっており、この透明電極の基板両側端方向へ
の延長部分がそれぞれ配線部２１および電極端子部２２
となっている。
る。この液晶表示器１０は、対向する面に画素（ドツト
）表示用の透明電極群が被着形成された一対の透明基板
（ガラスなど）と、この一対の透明基板間に封入された
液晶層と、上記一対の透明基板の外面側に設けられた光
偏向板とからなる。上記透明基板の幅方向中央部が表示
部２０となっており、この透明電極の基板両側端方向へ
の延長部分がそれぞれ配線部２１および電極端子部２２
となっている。
表示部２０では、基板長手方向にｍ本（例えば５本）の
コモン電極用の透明電極が形成されると共に、基板幅方
向にｎ本のセグメント電極用の透明電極が形成されてい
る。この場合、電極端子２２、〜２２ｎが基板幅方向の
両側端部に分散して形成され、基板長手方向に配列され
た画素群のうちの奇数番目の各画素に対応する第１の電
極端子群２２１〜２２旧と偶数番目の各画素に対応する
第２の電極端子群２２□〜２２ｎとが両側端部に分離さ
れて形成されている。１３は液晶表示器１０の時分割駆
動信号を発生するための液晶駆動回路で、その出力端子
と液晶表示器１０の電極端子とが電気的に接続されてい
る。
コモン電極用の透明電極が形成されると共に、基板幅方
向にｎ本のセグメント電極用の透明電極が形成されてい
る。この場合、電極端子２２、〜２２ｎが基板幅方向の
両側端部に分散して形成され、基板長手方向に配列され
た画素群のうちの奇数番目の各画素に対応する第１の電
極端子群２２１〜２２旧と偶数番目の各画素に対応する
第２の電極端子群２２□〜２２ｎとが両側端部に分離さ
れて形成されている。１３は液晶表示器１０の時分割駆
動信号を発生するための液晶駆動回路で、その出力端子
と液晶表示器１０の電極端子とが電気的に接続されてい
る。
上記液晶表示用ＬＳ１１１＋ −１１２は、外部から供
給されたドツトマトリクス方式液晶表示器用の表示用デ
ータに対して、前記一定方向に配列された画素群のうち
の奇数番目の各画素に対応する表示用データまたは偶数
番目の各画素に対応する表示用データを選択する奇／偶
データ選択手段と、この奇／偶データ選択手段により選
択された表示用データを画素駆動信号に変換して出力す
る画素駆動信号出力手段とを具備している。
給されたドツトマトリクス方式液晶表示器用の表示用デ
ータに対して、前記一定方向に配列された画素群のうち
の奇数番目の各画素に対応する表示用データまたは偶数
番目の各画素に対応する表示用データを選択する奇／偶
データ選択手段と、この奇／偶データ選択手段により選
択された表示用データを画素駆動信号に変換して出力す
る画素駆動信号出力手段とを具備している。
この場合、第１の液晶表示用ＬＳ Ｉ １１＋は、外部
より入力するドツトマトリクス方式液晶表示器用の表示
用データに対して、前記奇数番目の各画素に対応する表
示用データを選択すると共に画素駆動信号に変換して出
力端子群に並列に出力する。また、第２の液晶表示用Ｌ
ＳＩＩＩ°２は、同じく上記ドツトマトリクス方式液晶
表示器用の表示用データ入力に対して、前記偶数番目の
各画素に対応する表示用データを選択すると共に画素駆
動信号に変換して出力端子群に並列に出力する。
より入力するドツトマトリクス方式液晶表示器用の表示
用データに対して、前記奇数番目の各画素に対応する表
示用データを選択すると共に画素駆動信号に変換して出
力端子群に並列に出力する。また、第２の液晶表示用Ｌ
ＳＩＩＩ°２は、同じく上記ドツトマトリクス方式液晶
表示器用の表示用データ入力に対して、前記偶数番目の
各画素に対応する表示用データを選択すると共に画素駆
動信号に変換して出力端子群に並列に出力する。
ＴＡＢフィルム１２．上には、第１の液晶表示用ＬＳ
Ｉ １１＋から出力する画素駆動信号を第１の電極端子
群２２□〜２２旧に印加するための配線Ｐｌ〜Ｐ ｎ−
１が形成されると共に液晶表示器制御用端子ＰＣが形成
されている。
Ｉ １１＋から出力する画素駆動信号を第１の電極端子
群２２□〜２２旧に印加するための配線Ｐｌ〜Ｐ ｎ−
１が形成されると共に液晶表示器制御用端子ＰＣが形成
されている。
また、ＴＡＢフィルム１２２上には、第２の液晶表示用
ＬＳ １１１２から出力する画素駆動信号を第２の電極
端子群２２２〜２２ｎに印加するための配線Ｐ２〜Ｐｎ
が形成されると共に液晶表示器制御用端子ＰＣが形成さ
れている。
ＬＳ １１１２から出力する画素駆動信号を第２の電極
端子群２２２〜２２ｎに印加するための配線Ｐ２〜Ｐｎ
が形成されると共に液晶表示器制御用端子ＰＣが形成さ
れている。
上記構成の液晶表示装置においては、外部から同じ表示
用データが共通に入力され、それぞれの内部で所要の表
示用データのみを高速に選択する（不要な表示用データ
は捨ててしまう）ことが可能な２個の液晶表示用ＬＳＩ
ＩＩＩ １１２を使用しているので、従来のような
表示用データ入力を２個の液晶表示用ＬＳＩに対応する
表示用データに分けるためにデータ切換回路（第８図８
５）を設けてＣＰＵにより処理することが不要になり、
表示の高速化に十分に対応できるようになる。
用データが共通に入力され、それぞれの内部で所要の表
示用データのみを高速に選択する（不要な表示用データ
は捨ててしまう）ことが可能な２個の液晶表示用ＬＳＩ
ＩＩＩ １１２を使用しているので、従来のような
表示用データ入力を２個の液晶表示用ＬＳＩに対応する
表示用データに分けるためにデータ切換回路（第８図８
５）を設けてＣＰＵにより処理することが不要になり、
表示の高速化に十分に対応できるようになる。
また、２個の液晶表示用ＬＳ Ｉ １１１．１１２をＴ
ＡＢフィルム１２＋ １２２上に実装してドツトマト
リクス方式液晶表示器１０と接続する場合、液晶表示器
１０の透明基板幅方向の両方の側端部に奇数番用電極端
子群２２１〜２２ ｎ＝＋、偶数番用電極端子群２２２
〜２２ｎを分離配列し、この奇数番用電極端子群２２１
〜２２ ｎ −１、偶数番用電極端子群２２２〜２２ｎ
にそれぞれ対応する画素駆動信号群を別々に出力するこ
とができるので、ＴＡＢフィルム１２１，１２２上の配
線ピッチを広くすることが可能となり、その配線の信頼
性を高めることができる。
ＡＢフィルム１２＋ １２２上に実装してドツトマト
リクス方式液晶表示器１０と接続する場合、液晶表示器
１０の透明基板幅方向の両方の側端部に奇数番用電極端
子群２２１〜２２ ｎ＝＋、偶数番用電極端子群２２２
〜２２ｎを分離配列し、この奇数番用電極端子群２２１
〜２２ ｎ −１、偶数番用電極端子群２２２〜２２ｎ
にそれぞれ対応する画素駆動信号群を別々に出力するこ
とができるので、ＴＡＢフィルム１２１，１２２上の配
線ピッチを広くすることが可能となり、その配線の信頼
性を高めることができる。
また、液晶表示器１０の透明基板上の透明電極配線２１
をほぼ最短距離で直線状に形成することが可能になり、
液晶表示器１０における透明電極配線部２１の占有面積
を小さくして表示部２０を大きくし表示内容を見易くす
ることが可能になる。
をほぼ最短距離で直線状に形成することが可能になり、
液晶表示器１０における透明電極配線部２１の占有面積
を小さくして表示部２０を大きくし表示内容を見易くす
ることが可能になる。
さらに、上記透明電極配線の配列間隔ひいては電極端子
配列間隔を画素配列間隔と同程度まで大きくとれるので
、液晶表示装置の製造が容品になり、液晶表示装置を安
価に実現できる。
配列間隔を画素配列間隔と同程度まで大きくとれるので
、液晶表示装置の製造が容品になり、液晶表示装置を安
価に実現できる。
なお、前記した液晶表示用ＬＳ Ｉ １１゜１１□を実
現する構成は多くの実施例が考えられるが、以下、表示
データ用ＲＡＭ （ランダム・アクセス・メモリ）部を
有する液晶表示用ＬＳＩの場合と、表示データ用シフト
レジスタ部を有する液晶表示用ＬＳＩの場合とについて
説明する。
現する構成は多くの実施例が考えられるが、以下、表示
データ用ＲＡＭ （ランダム・アクセス・メモリ）部を
有する液晶表示用ＬＳＩの場合と、表示データ用シフト
レジスタ部を有する液晶表示用ＬＳＩの場合とについて
説明する。
まず、表示データ用ＲＡＭ部を有する液晶表示用ＬｓＩ
のブロックの一例について第３図を参照して説明する。
のブロックの一例について第３図を参照して説明する。
３０は液晶表示データの書込み・読出しが行なわれる表
示データ用ＲＡＭ部、３１はＲＡＭ部３０のアドレス選
択を行なうアドレスデコーダ、３２はアドレスデコーダ
３１にアドレス信号を入力するアドレスカウンタ、３３
は外部のＣＰＵ （セントラル・プロセッシング・ユニ
ット）から与えられるアドレスデータおよび書込みデー
タを受取ってアドレスカウンタ３２の入力およびＲＡＭ
部３０の書込み入力として与えるインターフェース回路
、３４はインターフェース回路３３およびアドレスカウ
ンタ３２に対して表示データの選択制御を行なう制御回
路部である。この制御回路部３４は、上記表示用データ
入力のうちの前記奇数番目の各画素に対応する表示用デ
ータまたは偶数番目の各画素に対応する表示用データを
選択するようにインターフェース回路３３を制御すると
共に、このインターフェース回路３３により選択された
表示用データに対応して書込みアドレスを出力するよう
にアドレスカウンタ３２を制御するように構成されてい
る。以上の各構成により、表示用データ入力に対する奇
／偶データ選択手段が構成されている。
示データ用ＲＡＭ部、３１はＲＡＭ部３０のアドレス選
択を行なうアドレスデコーダ、３２はアドレスデコーダ
３１にアドレス信号を入力するアドレスカウンタ、３３
は外部のＣＰＵ （セントラル・プロセッシング・ユニ
ット）から与えられるアドレスデータおよび書込みデー
タを受取ってアドレスカウンタ３２の入力およびＲＡＭ
部３０の書込み入力として与えるインターフェース回路
、３４はインターフェース回路３３およびアドレスカウ
ンタ３２に対して表示データの選択制御を行なう制御回
路部である。この制御回路部３４は、上記表示用データ
入力のうちの前記奇数番目の各画素に対応する表示用デ
ータまたは偶数番目の各画素に対応する表示用データを
選択するようにインターフェース回路３３を制御すると
共に、このインターフェース回路３３により選択された
表示用データに対応して書込みアドレスを出力するよう
にアドレスカウンタ３２を制御するように構成されてい
る。以上の各構成により、表示用データ入力に対する奇
／偶データ選択手段が構成されている。
この奇／偶データ選択手段により選択された表示用デー
タを画素駆動信号に変換して出力する画素駆動信号出力
手段として、ＲＡＭ部３０から読出された表示データを
ラッチするラッチ回路部３５と、ラッチ回路部３５のラ
ッチデータが入力して表示すべき画素配列の各画素を表
示駆動するための複数個の画素駆動信号を出力する画素
駆動回路部３６とが設けられており、上記複数個の画素
駆動信号は各対応して画素駆動出力パッドを経て複数個
の画素駆動出力端子に出力する。
タを画素駆動信号に変換して出力する画素駆動信号出力
手段として、ＲＡＭ部３０から読出された表示データを
ラッチするラッチ回路部３５と、ラッチ回路部３５のラ
ッチデータが入力して表示すべき画素配列の各画素を表
示駆動するための複数個の画素駆動信号を出力する画素
駆動回路部３６とが設けられており、上記複数個の画素
駆動信号は各対応して画素駆動出力パッドを経て複数個
の画素駆動出力端子に出力する。
次に、表示データ用シフトレジスタ部を有する液晶表示
用ＬＳＩのブロックの一例について第４図を参照して説
明する。４０は表示データが書込まれる表示データ用シ
フトレジスタ部、４１はデータをシフトするためのシフ
トクロックを制御する制御回路部、４２はシフトレジス
タ部４０からの表示データをラッチするラッチ回路部、
４３はラッチ回路部４２のラッチデータが入力して表示
すべき画素配列の各画素を表示駆動するための複数個の
画素駆動信号を出力する画素駆動回路部であり、上記複
数個の画素駆動ｔＳ号は各対応して画素駆動出力パッド
を経て複数個の画素駆動出力端子に出力する。シフトレ
ジスタ部４０は５ＣＰ（シフト・クロック・パルス）、
の立下りエツジでデータをシフトし、ラッチ回路部４２
はＬＰ（ラッチ・パルス）の立下りエツジでシフトレジ
スタ部４０からのデータをラッチするものとする。
用ＬＳＩのブロックの一例について第４図を参照して説
明する。４０は表示データが書込まれる表示データ用シ
フトレジスタ部、４１はデータをシフトするためのシフ
トクロックを制御する制御回路部、４２はシフトレジス
タ部４０からの表示データをラッチするラッチ回路部、
４３はラッチ回路部４２のラッチデータが入力して表示
すべき画素配列の各画素を表示駆動するための複数個の
画素駆動信号を出力する画素駆動回路部であり、上記複
数個の画素駆動ｔＳ号は各対応して画素駆動出力パッド
を経て複数個の画素駆動出力端子に出力する。シフトレ
ジスタ部４０は５ＣＰ（シフト・クロック・パルス）、
の立下りエツジでデータをシフトし、ラッチ回路部４２
はＬＰ（ラッチ・パルス）の立下りエツジでシフトレジ
スタ部４０からのデータをラッチするものとする。
この場合、第５図に示すように、外部より供給されるＳ
ＣＰから制御回路部４１によってＳＣＰ偶およびＳＣＰ
奇を出力し、いずれかの信号をシフトレジスタ部に供給
すれば容易に奇数番目の各画素に対応するデータと偶数
番目の各画素に対応するデータを選別することができる
。
ＣＰから制御回路部４１によってＳＣＰ偶およびＳＣＰ
奇を出力し、いずれかの信号をシフトレジスタ部に供給
すれば容易に奇数番目の各画素に対応するデータと偶数
番目の各画素に対応するデータを選別することができる
。
また、前記実施例では、ドツトマトリクス方式液晶表示
器の時分割駆動用電極端子に印加するための時分割駆動
用信号を液晶駆動用ＬＳＩとは別の液晶駆動回路から発
生させたが、この回路機能を本発明の液晶駆動用ＬＳＩ
に内蔵させるようにしてもよい。
器の時分割駆動用電極端子に印加するための時分割駆動
用信号を液晶駆動用ＬＳＩとは別の液晶駆動回路から発
生させたが、この回路機能を本発明の液晶駆動用ＬＳＩ
に内蔵させるようにしてもよい。
また、本発明の液晶表示用集積回路は、前記実施例のよ
うなＴＡＢフィルムに実装されたデバイスに限らず、上
記制御回路と同様の機能を有する集積回路全てを含むも
のである。
うなＴＡＢフィルムに実装されたデバイスに限らず、上
記制御回路と同様の機能を有する集積回路全てを含むも
のである。
また、液晶表示器以外のドツトマトリクス方式表示器を
表示駆動する場合にも本発明を適用し得る場合がある。
表示駆動する場合にも本発明を適用し得る場合がある。
［発明の効果コ
上述したように本発明の液晶表示用集積回路によれば、
ドツトマトリクス方式の液晶表示器に複数個のグループ
に分けられた画素駆動信号を別々に供給する場合に、表
示用データ入力から上記複数個のグループにそれぞれ対
応する表示用データを高速に選択処理できるので、表示
用データのグループ分けのためのデータ切換回路を設け
てＣＰＵにより処理することが不要になり、表示の高速
化に十分に対応できるようになり、しがも、上記液晶表
示器およびこれを実装するためのＴＡＢフィルム等の配
線ピッチを広くして製造コストの低減および配線の信頼
性の向上を図ることができる。
ドツトマトリクス方式の液晶表示器に複数個のグループ
に分けられた画素駆動信号を別々に供給する場合に、表
示用データ入力から上記複数個のグループにそれぞれ対
応する表示用データを高速に選択処理できるので、表示
用データのグループ分けのためのデータ切換回路を設け
てＣＰＵにより処理することが不要になり、表示の高速
化に十分に対応できるようになり、しがも、上記液晶表
示器およびこれを実装するためのＴＡＢフィルム等の配
線ピッチを広くして製造コストの低減および配線の信頼
性の向上を図ることができる。
また、本発明の液晶表示装置によれば、上記したような
液晶表示用集積回路を複数個使用し、この複数個の液晶
表示用集積回路には外部から同じ表示用データが共通に
入力し、それぞれの内部で所要の表示用データのみを高
速に選択するので、従来のような上記表示用データ入力
を複数個の液晶表示用集積回路に対応する表示用データ
に分けるためのデータ切換回路およびＣＰＵによる処理
が不要になり、表示の高速化に十分に対応できるように
なる。
液晶表示用集積回路を複数個使用し、この複数個の液晶
表示用集積回路には外部から同じ表示用データが共通に
入力し、それぞれの内部で所要の表示用データのみを高
速に選択するので、従来のような上記表示用データ入力
を複数個の液晶表示用集積回路に対応する表示用データ
に分けるためのデータ切換回路およびＣＰＵによる処理
が不要になり、表示の高速化に十分に対応できるように
なる。
第１図は本発明の液晶表示装置の一実施例を概略的に示
す構成説明図、第２図は第１図中の液晶表示器の一例を
示す平面図、第３図は第１図中の液晶表示用集積回路の
一実施例を示す構成説明図、第４図は第１図中の液晶表
示用集積回路の他の実施例を示す構成説明図、第５図は
第４図の液晶表示用集積回路の一動作例を示すタイミン
グ図、第６図は従来のドツトマトリクス方式の液晶表示
装置を概略的に示す構成説明図、第７図は第６図中の液
晶表示器の一例を示す平面図、第８図は従来提案されて
いるドツトマトリクス方式の液晶表示装置を概略的に示
す構成説明図である。 １０・・・ドツトマトリクス方式の液晶表示器、１１、
．１１２−・・液晶表示用ＬＳＩ、１２ｔ１２２−ＴＡ
Ｂフィルム、Ｐｌ 〜Ｐｎ−１＋ Ｐ ２〜Ｐｎ・・
・配線、２０・・・表示部、２１・・・配線部、２２・
・・電極端子部、２２．〜２２ ｎ−＋・・・奇数番目
の各画素に対応する第１の電極端子群、２２２〜２２ｎ
・・・偶数番目の各画素に対応する第２の電極端子群、
３０・・・表示データ用ＲＡＭ部、３１・・・アドレス
デコーダ、３２・・・アドレスカウンタ、３３・・・イ
ンターフェース回路、３４・・・制御回路部、３５・・
・ラッチ回路部、３６・・・画素駆動回路部。
す構成説明図、第２図は第１図中の液晶表示器の一例を
示す平面図、第３図は第１図中の液晶表示用集積回路の
一実施例を示す構成説明図、第４図は第１図中の液晶表
示用集積回路の他の実施例を示す構成説明図、第５図は
第４図の液晶表示用集積回路の一動作例を示すタイミン
グ図、第６図は従来のドツトマトリクス方式の液晶表示
装置を概略的に示す構成説明図、第７図は第６図中の液
晶表示器の一例を示す平面図、第８図は従来提案されて
いるドツトマトリクス方式の液晶表示装置を概略的に示
す構成説明図である。 １０・・・ドツトマトリクス方式の液晶表示器、１１、
．１１２−・・液晶表示用ＬＳＩ、１２ｔ１２２−ＴＡ
Ｂフィルム、Ｐｌ 〜Ｐｎ−１＋ Ｐ ２〜Ｐｎ・・
・配線、２０・・・表示部、２１・・・配線部、２２・
・・電極端子部、２２．〜２２ ｎ−＋・・・奇数番目
の各画素に対応する第１の電極端子群、２２２〜２２ｎ
・・・偶数番目の各画素に対応する第２の電極端子群、
３０・・・表示データ用ＲＡＭ部、３１・・・アドレス
デコーダ、３２・・・アドレスカウンタ、３３・・・イ
ンターフェース回路、３４・・・制御回路部、３５・・
・ラッチ回路部、３６・・・画素駆動回路部。
Claims (3)
- （１）ドットマトリクス方式液晶表示器における一定方
向に配列された画素群の各画素に対応して印加するため
の複数の画素駆動信号を出力端子群に並列に出力する液
晶表示用集積回路において、 外部より入力するドットマトリクス方式液晶表示器用の
表示用データに対して、前記一定方向に配列された画素
群のうちの奇数番目の各画素に対応する表示用データま
たは偶数番目の各画素に対応する表示用データを選択す
る奇／偶データ選択手段と、 この奇／偶データ選択手段により選択された表示用デー
タを画素駆動信号に変換して出力する画素駆動信号出力
手段と を具備することを特徴とする液晶表示用集積回路。 - （２）前記奇／偶データ選択手段は、外部より入力する
ドットマトリクス方式液晶表示器用の表示用データの書
込み・読出しが行われるランダム・アクセス・メモリと
、このランダム・アクセス・メモリのアドレス選択を行
うアドレスデコーダと、このアドレスデコーダにアドレ
ス信号を入力するアドレスカウンタと、外部から与えら
れるアドレスデータおよび書込みデータを受取って前記
アドレスカウンタの入力および前記ランダム・アクセス
・メモリの書込み入力として与えるインターフェース回
路と、前記表示用データ入力のうちの前記奇数番目の各
画素に対応する表示用データまたは偶数番目の各画素に
対応する表示用データを選択するように前記インターフ
ェース回路を制御すると共に、このインターフェース回
路により選択された表示用データに対応して書込みアド
レスを出力するように前記アドレスカウンタを制御する
制御回路部とを具備し、 前記画素駆動信号出力手段は、前記ランダム・アクセス
・メモリから読出された前記奇数番目の各画素に対応す
る表示用データをラッチするラッチ回路と、このラッチ
回路のラッチデータを画素駆動信号に変換して前記出力
端子群に出力する画素駆動回路とを具備することを特徴
とする請求項１記載の液晶表示用集積回路。 - （３）一定方向に配列された画素群のうちの奇数番目の
各画素に対応する第１の電極端子群と偶数番目の各画素
に対応する第２の電極端子群とが両側端部に分離されて
形成されたドットマトリクス方式液晶表示器と、 外部より入力するドットマトリクス方式液晶表示器用の
表示用データに対して、前記奇数番目の各画素に対応す
る表示用データを選択すると共に画素駆動信号に変換し
て出力端子群に並列に出力し、前記第１の電極端子群に
印加する第１の液晶表示用集積回路と、 同じく前記ドットマトリクス方式液晶表示器用の表示用
データ入力に対して、前記偶数番目の各画素に対応する
表示用データを選択すると共に画素駆動信号に変換して
出力端子群に並列に出力し、前記第２の電極端子群に印
加する第２の液晶表示用集積回路 とを具備することを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148991A JP2755689B2 (ja) | 1989-06-12 | 1989-06-12 | 液晶表示用集積回路および液晶表示装置 |
| US07/535,145 US5241304A (en) | 1989-06-12 | 1990-06-08 | Dot-matrix display apparatus |
| KR1019900008575A KR930005378B1 (ko) | 1989-06-12 | 1990-06-12 | 액정표시용 집적회로 및 액정표시장치 |
| DE69016102T DE69016102T2 (de) | 1989-06-12 | 1990-06-12 | Bildpunktmatrixanzeigegerät. |
| EP90111086A EP0402850B1 (en) | 1989-06-12 | 1990-06-12 | Dot-matrix display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1148991A JP2755689B2 (ja) | 1989-06-12 | 1989-06-12 | 液晶表示用集積回路および液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0313989A true JPH0313989A (ja) | 1991-01-22 |
| JP2755689B2 JP2755689B2 (ja) | 1998-05-20 |
Family
ID=15465257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148991A Expired - Fee Related JP2755689B2 (ja) | 1989-06-12 | 1989-06-12 | 液晶表示用集積回路および液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5241304A (ja) |
| EP (1) | EP0402850B1 (ja) |
| JP (1) | JP2755689B2 (ja) |
| KR (1) | KR930005378B1 (ja) |
| DE (1) | DE69016102T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6109797A (en) * | 1997-10-16 | 2000-08-29 | Sharp Kabushiki Kaisha | Plug-jack type transfer device and plug-jack type optical/electrical compatible transfer device |
| US6633273B2 (en) | 1993-08-30 | 2003-10-14 | Hitachi, Ltd. | Liquid crystal display with liquid crystal driver having display memory |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2674663A1 (fr) * | 1991-03-29 | 1992-10-02 | Thomson Lcd | Ecran matriciel a definition amelioree et procede d'adressage d'un tel ecran. |
| US5444458A (en) * | 1993-02-22 | 1995-08-22 | Casio Computer Co., Ltd. | Display data write control device |
| CN1044292C (zh) * | 1993-05-13 | 1999-07-21 | 卡西欧计算机公司 | 显示器驱动设备 |
| JPH06324644A (ja) * | 1993-05-13 | 1994-11-25 | Casio Comput Co Ltd | 表示装置 |
| US5742271A (en) * | 1993-11-11 | 1998-04-21 | Seiko Epson Corporaiton | Matrix type display device, electronic system including the same and method of driving such a display device |
| JPH08106272A (ja) * | 1994-10-03 | 1996-04-23 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| KR100359793B1 (ko) * | 1995-01-21 | 2003-01-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US5874931A (en) * | 1996-06-28 | 1999-02-23 | Microchip Technology Incorporated | Microcontroller with dual port ram for LCD display and sharing of slave ports |
| US6825836B1 (en) | 1998-05-16 | 2004-11-30 | Thomson Licensing S.A. | Bus arrangement for a driver of a matrix display |
| TW564388B (en) * | 1999-05-11 | 2003-12-01 | Toshiba Corp | Method of driving flat-panel display device |
| US6985128B1 (en) * | 2000-07-31 | 2006-01-10 | Sony Corporation | Liquid crystal display panel and production method of the same, and liquid crystal display apparatus |
| JP4132654B2 (ja) * | 2000-12-18 | 2008-08-13 | 株式会社ルネサステクノロジ | 表示制御装置および携帯用電子機器 |
| US20050280623A1 (en) * | 2000-12-18 | 2005-12-22 | Renesas Technology Corp. | Display control device and mobile electronic apparatus |
| JP2002189452A (ja) * | 2000-12-19 | 2002-07-05 | Seiko Epson Corp | 半導体集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192575U (ja) * | 1984-05-30 | 1985-12-20 | シチズン時計株式会社 | 液晶テレビ |
| JPS6186796A (ja) * | 1984-12-07 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4804251A (en) * | 1977-03-10 | 1989-02-14 | Imo Delaval Inc. | Electrode structures and electrooptic light gate systems |
| JPS5849987A (ja) * | 1981-09-19 | 1983-03-24 | シャープ株式会社 | 表示駆動方式 |
| JPH07118794B2 (ja) * | 1983-03-16 | 1995-12-18 | シチズン時計株式会社 | 表示装置 |
| US4837566A (en) * | 1985-07-12 | 1989-06-06 | The Cherry Corporation | Drive circuit for operating electroluminescent display with enhanced contrast |
| AU588062B2 (en) * | 1985-10-16 | 1989-09-07 | Sanyo Electric Co., Ltd. | Lcd matrix alternating drive circuit |
| DE3645160C2 (ja) * | 1985-12-09 | 1992-04-23 | Sharp K.K., Osaka, Jp | |
| FR2608300B1 (fr) * | 1986-12-16 | 1989-03-31 | Thomson Csf | Systeme de visualisation sur ecran plat matriciel avec affichage protege des donnees primordiales pour l'exploitation |
| EP0287055B1 (en) * | 1987-04-15 | 1993-09-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP0291252A3 (en) * | 1987-05-12 | 1989-08-02 | Seiko Epson Corporation | Method of video display and video display device therefor |
-
1989
- 1989-06-12 JP JP1148991A patent/JP2755689B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-08 US US07/535,145 patent/US5241304A/en not_active Expired - Lifetime
- 1990-06-12 EP EP90111086A patent/EP0402850B1/en not_active Expired - Lifetime
- 1990-06-12 KR KR1019900008575A patent/KR930005378B1/ko not_active Expired - Fee Related
- 1990-06-12 DE DE69016102T patent/DE69016102T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192575U (ja) * | 1984-05-30 | 1985-12-20 | シチズン時計株式会社 | 液晶テレビ |
| JPS6186796A (ja) * | 1984-12-07 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633273B2 (en) | 1993-08-30 | 2003-10-14 | Hitachi, Ltd. | Liquid crystal display with liquid crystal driver having display memory |
| US6109797A (en) * | 1997-10-16 | 2000-08-29 | Sharp Kabushiki Kaisha | Plug-jack type transfer device and plug-jack type optical/electrical compatible transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0402850A2 (en) | 1990-12-19 |
| DE69016102T2 (de) | 1995-06-22 |
| US5241304A (en) | 1993-08-31 |
| EP0402850A3 (en) | 1991-10-23 |
| KR910001625A (ko) | 1991-01-31 |
| EP0402850B1 (en) | 1995-01-18 |
| JP2755689B2 (ja) | 1998-05-20 |
| DE69016102D1 (de) | 1995-03-02 |
| KR930005378B1 (ko) | 1993-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755689B2 (ja) | 液晶表示用集積回路および液晶表示装置 | |
| US7113180B2 (en) | Plurality of column electrode driving circuits and display device including the same | |
| KR100265150B1 (ko) | Tft/lcd 액티브 데이타 라인 수리 장치 및 방법 | |
| US8009259B2 (en) | Liquid crystal display device, method for fabricating the same, and portable telephone using the same | |
| EP1962270A1 (en) | Display device with polarity inversion driving | |
| JP4458594B2 (ja) | 表示装置用モジュール | |
| KR102724328B1 (ko) | 표시 패널, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| US6707440B2 (en) | Semiconductor device | |
| EP4145216B1 (en) | Array substrate and display panel | |
| JPS61126595A (ja) | アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法 | |
| JPS6352121A (ja) | 電気光学装置 | |
| KR20190134989A (ko) | 표시 장치 | |
| CN110426900A (zh) | 阵列基板、显示面板及显示装置 | |
| JPS6053993A (ja) | 表示体駆動回路 | |
| JPH09258249A (ja) | 半導体集積回路 | |
| CN220731152U (zh) | 电子纸显示装置、显示面板和显示装置 | |
| JP2004037956A (ja) | 液晶表示装置及びその駆動回路 | |
| JP2005301239A (ja) | 表示装置及び表示装置用ガラス基板 | |
| JP2655061B2 (ja) | 液晶表示装置 | |
| JPH0535219A (ja) | 多ビツト駆動半導体装置およびデイスプレイ駆動用半導体装置 | |
| JPH04333095A (ja) | 半導体装置 | |
| JP2713887B2 (ja) | 液晶表示装置 | |
| JPH043025A (ja) | 表示パネルの接続構造 | |
| KR20210131503A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |