JPH0314018A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPH0314018A JPH0314018A JP1150122A JP15012289A JPH0314018A JP H0314018 A JPH0314018 A JP H0314018A JP 1150122 A JP1150122 A JP 1150122A JP 15012289 A JP15012289 A JP 15012289A JP H0314018 A JPH0314018 A JP H0314018A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- elements
- shift register
- register circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数個の表示素子としての発光グイオードとか
、複数個の入力素子としてのスイッチ等を有する操作盤
等の入出力回路に関する。
、複数個の入力素子としてのスイッチ等を有する操作盤
等の入出力回路に関する。
複数個の表示素子および複数個の入力素子を有する操作
盤等の入出力回路として、従来は単独に各素子を制御し
ていた。まなわち複数個の表示素子毎に出力回路および
出力信号を有し、また複数個の入力素子毎に入力回路お
よび入力信号を有していた。
盤等の入出力回路として、従来は単独に各素子を制御し
ていた。まなわち複数個の表示素子毎に出力回路および
出力信号を有し、また複数個の入力素子毎に入力回路お
よび入力信号を有していた。
この為に、入出力信号線は入出力素子の数だけ用意、ま
た制御側の入出力ボートも入出力素子の数だけ用意する
必要があった。
た制御側の入出力ボートも入出力素子の数だけ用意する
必要があった。
本発明は、表示素子に対する出力回路としてのシフトレ
ジスタ回路と、入力素子に対する入力回路としてのシフ
トレジスタ回路を設け、上記表示素子および入力素子に
対する入出力信号の減少を図り、もって入出力回路、す
なわち入出力ポートの減少を図るものである。
ジスタ回路と、入力素子に対する入力回路としてのシフ
トレジスタ回路を設け、上記表示素子および入力素子に
対する入出力信号の減少を図り、もって入出力回路、す
なわち入出力ポートの減少を図るものである。
表示素子出力用シフトレジスタ回路へのデータ転送は１
本の出力信号ラインとそれに対する１本のストロープラ
インによシリアル出力される。
本の出力信号ラインとそれに対する１本のストロープラ
インによシリアル出力される。
入力素子入力用シフトレジスタ回路からの入力データ転
送は１本の入力信号ラインにより、複数入力素子の入力
データがシリアル転送される。゛シリアル転送タイミン
グはストロープラインにより切替わる出力信号ラインと
入力信号ラインは互いに結合され、１本の双方向データ
転送ラインとして働く。
送は１本の入力信号ラインにより、複数入力素子の入力
データがシリアル転送される。゛シリアル転送タイミン
グはストロープラインにより切替わる出力信号ラインと
入力信号ラインは互いに結合され、１本の双方向データ
転送ラインとして働く。
次に本発明の実施例について図面を参照して説明する。
第１図を参照すると、本発明の実施例として、表示素子
としての発光ダイオード５と入力素子としてのスイッチ
６がある。７個の発光ダイオード５は、対応したドライ
バー回路４を通して表示出力用シフトレジスタ回路２に
接続され、一方、７個のスイッチ６は入力素子入力用シ
フトレジスタ回路３に接接される。
としての発光ダイオード５と入力素子としてのスイッチ
６がある。７個の発光ダイオード５は、対応したドライ
バー回路４を通して表示出力用シフトレジスタ回路２に
接続され、一方、７個のスイッチ６は入力素子入力用シ
フトレジスタ回路３に接接される。
表示素子出力用シフトレジスタ回路２への出力信号ライ
ン８と入力素子入力用シフトレジスタ回路３からの入力
信号ライン９とは互いに結ばれ、双方向データ転送２イ
／７としてマイクロプロセッサＩＩＣ接続される。表示
素子出力用シフトレジスタ回路２への出力の為のストロ
ープライン１０と入力素子入力用シフトレジスタ回路３
からの入力の為のストローブライ／１１が、それぞれの
シフトレジスタ回路とマイクロプロセッサ１との間に接
続される。
ン８と入力素子入力用シフトレジスタ回路３からの入力
信号ライン９とは互いに結ばれ、双方向データ転送２イ
／７としてマイクロプロセッサＩＩＣ接続される。表示
素子出力用シフトレジスタ回路２への出力の為のストロ
ープライン１０と入力素子入力用シフトレジスタ回路３
からの入力の為のストローブライ／１１が、それぞれの
シフトレジスタ回路とマイクロプロセッサ１との間に接
続される。
次に発光ダイオードへの出力について述べる。
７個の発光ダイオードのオン−オフデータを双方向デー
タ転送ライン７を通してシリアル転送する。まず発光ダ
イオード（１）のオン・オフデータを表示素子出力シフ
トレジスタ２にストロープライン１０の作用でセットす
る。次に発光ダイオード（２）のオン会オフデータを同
様に表示素子出力シフトレジスタ２にセットする。この
時発光ダイオード（２）のデータはシフトされる。以後
同様に７個分データが転送され、７個の発光ダイオード
に対する出力が終了する。次にスイッチ入力について記
す。７個のスイッチ情報は、バラ゛レルに入力素子入力
用シフトレジスタ回路３に入力されているがストロープ
ラインＩＩＫよシ順次シリアル出力される。このシリア
ル出力は入力信号ライ／９および双方向データ転送ライ
ン７を通してマイクロプロセッサ１により読み取られる
。
タ転送ライン７を通してシリアル転送する。まず発光ダ
イオード（１）のオン・オフデータを表示素子出力シフ
トレジスタ２にストロープライン１０の作用でセットす
る。次に発光ダイオード（２）のオン会オフデータを同
様に表示素子出力シフトレジスタ２にセットする。この
時発光ダイオード（２）のデータはシフトされる。以後
同様に７個分データが転送され、７個の発光ダイオード
に対する出力が終了する。次にスイッチ入力について記
す。７個のスイッチ情報は、バラ゛レルに入力素子入力
用シフトレジスタ回路３に入力されているがストロープ
ラインＩＩＫよシ順次シリアル出力される。このシリア
ル出力は入力信号ライ／９および双方向データ転送ライ
ン７を通してマイクロプロセッサ１により読み取られる
。
本発明は、以上説明した様にシフトレジスタ回路を設け
て、複数個の表示素子への出力及び複数個の入力素子へ
の入力が、１本の双方向データ転送ラインにより転送さ
れる事を可能にする効果がある。
て、複数個の表示素子への出力及び複数個の入力素子へ
の入力が、１本の双方向データ転送ラインにより転送さ
れる事を可能にする効果がある。
ブ回路、５・・・・・・発光ダイオード、６・・・・・
・スイッチ、７・・・・・・双方向データ転送ライン、
８・・・・・・出力信号ライン、９・・・・・・入力信
号ライン、１０．１１・・・・・・ストロープライン。
・スイッチ、７・・・・・・双方向データ転送ライン、
８・・・・・・出力信号ライン、９・・・・・・入力信
号ライン、１０．１１・・・・・・ストロープライン。
Claims (1)
- 複数個の表示素子および複数個の入力素子を有する入出
力回路において、表示素子出力用のシフトレジスタ回路
と、入力素子入力用のシフトレジスタ回路と、前記表示
素子出力用シフトレジスタ回路への１本の出力信号ライ
ンと、１本のストロープライン、および前記入力素子入
力用シフトレジスタ回路への１本の入力信号ラインと、
１本のストロープラインとを有し、出力信号ラインと入
力信号ラインとは互いに結合されている事を特徴とする
入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150122A JPH0314018A (ja) | 1989-06-12 | 1989-06-12 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150122A JPH0314018A (ja) | 1989-06-12 | 1989-06-12 | 入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314018A true JPH0314018A (ja) | 1991-01-22 |
Family
ID=15489964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1150122A Pending JPH0314018A (ja) | 1989-06-12 | 1989-06-12 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314018A (ja) |
-
1989
- 1989-06-12 JP JP1150122A patent/JPH0314018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682175A (en) | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode | |
| US4635250A (en) | Full-duplex one-sided cross-point switch | |
| WO1995006285A3 (en) | Read and write data aligner and device utilizing same | |
| JPH0314018A (ja) | 入出力回路 | |
| DE3774768D1 (de) | Industrienaehmaschine. | |
| KR940022292A (ko) | 디지탈 신호 프로세서 칩의 버스 구조 | |
| KR102135848B1 (ko) | 멀티 드롭 방식의 병렬 운전이 가능한 전광판용 엘이디 모듈 | |
| JPS62292060A (ja) | サ−マルヘツド駆動用ｉｃ | |
| JPS61156363A (ja) | デ−タ処理装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| SU1659998A1 (ru) | Устройство дл сортировки чисел | |
| SU1608640A1 (ru) | Ячейка коммутирующей сети | |
| SU1387190A1 (ru) | Многофункциональный логический модуль | |
| JPS6459524A (en) | System for selecting input/output device | |
| SU710038A1 (ru) | Устройство дл вывода информации | |
| JP2600170B2 (ja) | 表示制御方式 | |
| JPH03282663A (ja) | チャネル装置 | |
| JPH0477936A (ja) | 複数レジスタのデータモニタ装置 | |
| JPH0713783B2 (ja) | 発光素子ダイナミツク点灯制御装置 | |
| JPH0298300A (ja) | マルチチャンネルコントローラ | |
| JPS6255749A (ja) | 入出力制御装置 | |
| JPS6370450A (ja) | 半導体集積回路 | |
| JPH08297651A (ja) | アレイプロセッサ | |
| JPH03250217A (ja) | 文字列表示器制御回路 | |
| JPH02207321A (ja) | 双方向ｆｉｆｏメモリ |