JPH0314101A - プログラマブルコントローラの検証装置 - Google Patents
プログラマブルコントローラの検証装置Info
- Publication number
- JPH0314101A JPH0314101A JP1150252A JP15025289A JPH0314101A JP H0314101 A JPH0314101 A JP H0314101A JP 1150252 A JP1150252 A JP 1150252A JP 15025289 A JP15025289 A JP 15025289A JP H0314101 A JPH0314101 A JP H0314101A
- Authority
- JP
- Japan
- Prior art keywords
- output information
- output
- read
- executed
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、プログラマブルコントローラ(以下、PC
と略記する)のシーケンス動作が正しいか否かを検証す
るPCの検証装置に関するものである。
と略記する)のシーケンス動作が正しいか否かを検証す
るPCの検証装置に関するものである。
第4図は、この種の従来の検証装置を、検証対象である
PCと併て示したブロック図である。同図ニオいて、検
証対象のPC(10)はオペレーションシステム(以下
O5と略記する) (11)、入力情報エリア(12)
、出力情報エリア(13)、通信インタフェース(14
)及び電源ユニット(15)を有し、検証装置(20)
は05(21)、入力情報エリア(22)、期待される
出力情報エリア(23)、PCから読み出した出力情報
エリア(24)、通信インタフェース(25)、キーボ
ード(26)及びCRT表示装置(27)を有し、この
うち、Pf:(10)の通信インタフェース(14)と
検証装置(2o)の通信インタフェース(25)とが通
信ケーブル(28)で接続されている。
PCと併て示したブロック図である。同図ニオいて、検
証対象のPC(10)はオペレーションシステム(以下
O5と略記する) (11)、入力情報エリア(12)
、出力情報エリア(13)、通信インタフェース(14
)及び電源ユニット(15)を有し、検証装置(20)
は05(21)、入力情報エリア(22)、期待される
出力情報エリア(23)、PCから読み出した出力情報
エリア(24)、通信インタフェース(25)、キーボ
ード(26)及びCRT表示装置(27)を有し、この
うち、Pf:(10)の通信インタフェース(14)と
検証装置(2o)の通信インタフェース(25)とが通
信ケーブル(28)で接続されている。
この検証装置の動作を、検証操作手順を示す第5図のフ
ローチャート及び内部での処理手順を示す第6図のフロ
ーチャートに従って説明する。
ローチャート及び内部での処理手順を示す第6図のフロ
ーチャートに従って説明する。
最初に、検証装置(20)のキーボード(26)を用い
、入力情報として模擬的な入力条件を、またこの入力条
件に対して期待される出力情報、内部接点、タイマ接点
、カウンタ接点の情報をそれぞれ「0」とrl、のピッ
ド情報て設定する。次に、検証装置(20)のキーボー
ドを用い、プログラムを何スキャン実行したら出力情報
や内部接点、タイマ接点、カウンタ接点の情報を読み出
すかの回数(以下読み出し周期という)、および何回読
み出すかのいわゆる読み出し回数を指定する(ステップ
101)・続いて、キーボード(26)を用い、プログ
ラムの実行を指令する(ステップ102)。
、入力情報として模擬的な入力条件を、またこの入力条
件に対して期待される出力情報、内部接点、タイマ接点
、カウンタ接点の情報をそれぞれ「0」とrl、のピッ
ド情報て設定する。次に、検証装置(20)のキーボー
ドを用い、プログラムを何スキャン実行したら出力情報
や内部接点、タイマ接点、カウンタ接点の情報を読み出
すかの回数(以下読み出し周期という)、および何回読
み出すかのいわゆる読み出し回数を指定する(ステップ
101)・続いて、キーボード(26)を用い、プログ
ラムの実行を指令する(ステップ102)。
係る実行指令に応じて検証装置(20)は読み出し回数
用カウンタお°よび読み出し周期用カウンタを「0」に
クリアしくステップIll、112 ) 、続いてpc
の入力情報エリア(12)に入力情報を書込む(ステッ
プ113)。そして、PCがプログラムを1回実行する
(ステップ114 )毎に、即ち、1スキャン毎に読み
出し周期カウンタに「1」を加え、(ステップ115)
その値が設定した読み出し周期と致するか否かを判定し
くステップ116 ) 、一致するまでプログラムを実
行させる。
用カウンタお°よび読み出し周期用カウンタを「0」に
クリアしくステップIll、112 ) 、続いてpc
の入力情報エリア(12)に入力情報を書込む(ステッ
プ113)。そして、PCがプログラムを1回実行する
(ステップ114 )毎に、即ち、1スキャン毎に読み
出し周期カウンタに「1」を加え、(ステップ115)
その値が設定した読み出し周期と致するか否かを判定し
くステップ116 ) 、一致するまでプログラムを実
行させる。
次に、読み出し周期分のプログラムを実行させた段階で
出力情報エリア(13)から出力情報や内部接点、タイ
マ接点、カウンタ接点の情報を読み出して出力情報エリ
ア(24)に格納する(ステップ117)。続いて、こ
の読み出し、格納の処理を実行する毎に読み出し回数用
カウンタに「1」を加え(ステップ118)、その値が
指定した読み出し回数と等しくなったか否かを判定しく
ステップ119)、等しくなるまで上記の処理を繰り返
す。
出力情報エリア(13)から出力情報や内部接点、タイ
マ接点、カウンタ接点の情報を読み出して出力情報エリ
ア(24)に格納する(ステップ117)。続いて、こ
の読み出し、格納の処理を実行する毎に読み出し回数用
カウンタに「1」を加え(ステップ118)、その値が
指定した読み出し回数と等しくなったか否かを判定しく
ステップ119)、等しくなるまで上記の処理を繰り返
す。
次に、読み出し回数用カウンタの値と指定した読み出し
回数とが等しくなった段階でプログラムの実行を停止し
、期待される出力情報エリア(23)の内容とPCから
読み出した出力情報エリア(24)の内容との排他的論
理和(E、OR)をとり、(ステップ120)、その結
果、をCRT表示装置(27)に表示させる(ステップ
121)。
回数とが等しくなった段階でプログラムの実行を停止し
、期待される出力情報エリア(23)の内容とPCから
読み出した出力情報エリア(24)の内容との排他的論
理和(E、OR)をとり、(ステップ120)、その結
果、をCRT表示装置(27)に表示させる(ステップ
121)。
なお、CRT表示装置(27)の表示処理は、プログラ
ムの実行停止後の表示指令操作(ステップ103)を待
って行なわれる。そして、オペレータはCRT表示装置
の表示に応じて検証結果が正しいか否かを判断しくステ
ップ104 ) 、もし、正しくなければキーボード(
2G)を用いてプログラム、設定値等を修正しくステッ
プ105 ) 、再びプログラムの実行に穆る。
ムの実行停止後の表示指令操作(ステップ103)を待
って行なわれる。そして、オペレータはCRT表示装置
の表示に応じて検証結果が正しいか否かを判断しくステ
ップ104 ) 、もし、正しくなければキーボード(
2G)を用いてプログラム、設定値等を修正しくステッ
プ105 ) 、再びプログラムの実行に穆る。
第7図は係る検証に対するCRT表示装置(27)の表
示画面例で、番号で設定した入出力情報、内部接点情報
(41)が縦に、読み出し回数(42)が横に配列され
、期待出力と実際の結果とが二数する時に実線(43)
で、不一致のときは、破線(44)でそれぞれオン、オ
フの状態が表される。
示画面例で、番号で設定した入出力情報、内部接点情報
(41)が縦に、読み出し回数(42)が横に配列され
、期待出力と実際の結果とが二数する時に実線(43)
で、不一致のときは、破線(44)でそれぞれオン、オ
フの状態が表される。
(発明が解決しようとする課題〕
上述した従来のPC検証装置にあっては、入力条件に対
する出力情報を設定したスキャン回数毎に読み出すと共
に、この読み出し動作を設定回数実行して得られた情報
と、入力条件に対応して期待される出力情報とを比較し
、その比較結果を表示装置に表示する構成になっている
ため、読み出し周期の値が大きくなると、読み出しから
読み出しの間に発生する誤出力が検知できず、しかも、
設定した以外の出力番号の誤出力の確認もてきないとい
う問題点があった。
する出力情報を設定したスキャン回数毎に読み出すと共
に、この読み出し動作を設定回数実行して得られた情報
と、入力条件に対応して期待される出力情報とを比較し
、その比較結果を表示装置に表示する構成になっている
ため、読み出し周期の値が大きくなると、読み出しから
読み出しの間に発生する誤出力が検知できず、しかも、
設定した以外の出力番号の誤出力の確認もてきないとい
う問題点があった。
この発明は、上記の問題点を解決するためになされたも
ので、読み出しから読み出しの間に発生する誤出力及び
設定した以外の出力番号の誤出力を確実に検知すること
のできるPCの検証装置を得ることを目的とする。
ので、読み出しから読み出しの間に発生する誤出力及び
設定した以外の出力番号の誤出力を確実に検知すること
のできるPCの検証装置を得ることを目的とする。
〔課題を解決するための手段)
この発明に係るpcの検証装置は、pcが前回実行した
出力情報と今回実行した出力情報とを1スキャン毎に比
較し、状態に変化があって場合に限ってプログラムの実
行を停止させると共に、変化点を表示装置に表示させる
ようにしたものである。
出力情報と今回実行した出力情報とを1スキャン毎に比
較し、状態に変化があって場合に限ってプログラムの実
行を停止させると共に、変化点を表示装置に表示させる
ようにしたものである。
(作用)
この発明においては、PCの1スキャン毎に出力情報の
変化を検知し、その変化点を表示するため、読み出し周
期間に発生する誤出力及び指定以外の出力番号に対する
誤出力を確実に検知することかてきる。
変化を検知し、その変化点を表示するため、読み出し周
期間に発生する誤出力及び指定以外の出力番号に対する
誤出力を確実に検知することかてきる。
(実施例)
第1図は、この発明の一実施例を、検証対象であるPC
と併せて示したブロック図てあり、図中、第4図と同一
の符号をイゴシたものはそれぞれ同の要素を示す。そし
て、前回実行したプログラムに対する出力情報を格納す
る前出力情報格納エリア(31)と、今回実行したプロ
グラムに対する出力情報を格納する現出力情報格納エリ
ア(32)と、検証したい出力情報格納エリア(33)
とを新たに設りた点が第4図と構成を異にしている。
と併せて示したブロック図てあり、図中、第4図と同一
の符号をイゴシたものはそれぞれ同の要素を示す。そし
て、前回実行したプログラムに対する出力情報を格納す
る前出力情報格納エリア(31)と、今回実行したプロ
グラムに対する出力情報を格納する現出力情報格納エリ
ア(32)と、検証したい出力情報格納エリア(33)
とを新たに設りた点が第4図と構成を異にしている。
次に、この実施例の動作を、検証処理手順を示す第2図
のフローチャート及び内部での処理手順を示す第3図に
従い、特に従来装置と異なる点を中心にして説明する。
のフローチャート及び内部での処理手順を示す第3図に
従い、特に従来装置と異なる点を中心にして説明する。
キーボード(26)を用いて入力情報、読み出し周期及
び読み出し回数を設定(ステップ+01 ) した後て
、1ステツプ毎に検証した出力情報を設定する(ステッ
プ106)。
び読み出し回数を設定(ステップ+01 ) した後て
、1ステツプ毎に検証した出力情報を設定する(ステッ
プ106)。
この設定操作に応じて検証装置(20)の内部ては、1
ステツプ毎に検証したい出力情報を前出力情報格納エリ
ア(31)に初期値として入れ(ステップ131 )
、次いて1スキャンの処理を実行する(ステップ111
〜114)。続いてこれらの処理によって得らねたPC
の出力情報エリア(13)の内容を読み出して検証装置
(20)の現出力情報格納エリア(32)に格納する(
ステップ132)。次に、現出力情報格納エリア(32
)の現出力情報と検証したい出力情報格納エリア(33
)の検証したい出力情報との論理積(AND )をとり
、現出力情報エリア(32)に書込む(ステップ133
)。次に、前出力情報格納エリア(31)の前出力情報
と現出力情報格納エリア(32)の現出力情報との排他
的論理和(EyOR)をとる(ステップ134)。その
後、この排他的論理和をとった結果か「O」か否かを判
定しくステップ135)、「O」であれは正常であるこ
とから現出力情報を前出力情報格納エリア(31)に入
れ(ステップ136 ) 、以下、従来の読み出し処理
を行なう(ステップ115〜119.111〜114)
。
ステツプ毎に検証したい出力情報を前出力情報格納エリ
ア(31)に初期値として入れ(ステップ131 )
、次いて1スキャンの処理を実行する(ステップ111
〜114)。続いてこれらの処理によって得らねたPC
の出力情報エリア(13)の内容を読み出して検証装置
(20)の現出力情報格納エリア(32)に格納する(
ステップ132)。次に、現出力情報格納エリア(32
)の現出力情報と検証したい出力情報格納エリア(33
)の検証したい出力情報との論理積(AND )をとり
、現出力情報エリア(32)に書込む(ステップ133
)。次に、前出力情報格納エリア(31)の前出力情報
と現出力情報格納エリア(32)の現出力情報との排他
的論理和(EyOR)をとる(ステップ134)。その
後、この排他的論理和をとった結果か「O」か否かを判
定しくステップ135)、「O」であれは正常であるこ
とから現出力情報を前出力情報格納エリア(31)に入
れ(ステップ136 ) 、以下、従来の読み出し処理
を行なう(ステップ115〜119.111〜114)
。
方、ステップ(1,35)の判定で「0」以外の時には
出力状態か変化したことになり、この変化かあった番号
を検証装置(20)のCRT表示装置(27)に表示す
る(ステップ137)。次に、引き続いて処理を実行す
べすか否かを判定1/ (ステップ138)、処理を続
行する場合には従来の読み出し処理(ステップ115〜
119.111〜114)を行ないながら、1スキャン
毎の検証処理を行なう。
出力状態か変化したことになり、この変化かあった番号
を検証装置(20)のCRT表示装置(27)に表示す
る(ステップ137)。次に、引き続いて処理を実行す
べすか否かを判定1/ (ステップ138)、処理を続
行する場合には従来の読み出し処理(ステップ115〜
119.111〜114)を行ないながら、1スキャン
毎の検証処理を行なう。
ところで、ステップ(138)の処理はCRT表示装置
(27)の表示画面に基づいてオペレータかこれを認識
しくステップ107)、出力に変化があったことに対し
て検証を実行するか否かの指示(ステップ108)に応
じて行なう。
(27)の表示画面に基づいてオペレータかこれを認識
しくステップ107)、出力に変化があったことに対し
て検証を実行するか否かの指示(ステップ108)に応
じて行なう。
かかる読み出し処理がすべて終了した段階で上記の検証
処理を実行しくステップ121)、その結果を第7図に
示したようにCRT表示装置(27)に表示する。
処理を実行しくステップ121)、その結果を第7図に
示したようにCRT表示装置(27)に表示する。
以上説明したように、この発明によれば、1スキャン毎
に出力情報の変化を検出し、この変化点を表示装置に表
示するようにしたので、読み出し周期間に発生する誤出
力及び指定した以外の出力番号に対する誤出力を確実に
検知できるという効果がある。
に出力情報の変化を検出し、この変化点を表示装置に表
示するようにしたので、読み出し周期間に発生する誤出
力及び指定した以外の出力番号に対する誤出力を確実に
検知できるという効果がある。
第1図はこの発明の一実施例装置を、検証対象と併せて
示したブロック図、第2図及び第3図は同実施例の動作
を説明するためのフローチャート、第4図は従来の検証
装置を、検証対象と併せて示したブロック図、第5図及
び第6図はこの検証装置の動作を説明するためのフロー
チャート、第7図はこの検証装置の動作を説明するため
の表示画面例である。 (20) :検証装置 (21) オペレーションシステム (22) 入力情報エリア (23)・期待される出力情報エリア (24)・読み出した出力情報エリア (26) :キーボート (27) : CRT表示装置 (31):前出力情報格納エリア (32) :現出力情報格納エリア (33):検証したい出力情報格納エリアなお、図中、
同一符号は同一、又は相当部分を示す。
示したブロック図、第2図及び第3図は同実施例の動作
を説明するためのフローチャート、第4図は従来の検証
装置を、検証対象と併せて示したブロック図、第5図及
び第6図はこの検証装置の動作を説明するためのフロー
チャート、第7図はこの検証装置の動作を説明するため
の表示画面例である。 (20) :検証装置 (21) オペレーションシステム (22) 入力情報エリア (23)・期待される出力情報エリア (24)・読み出した出力情報エリア (26) :キーボート (27) : CRT表示装置 (31):前出力情報格納エリア (32) :現出力情報格納エリア (33):検証したい出力情報格納エリアなお、図中、
同一符号は同一、又は相当部分を示す。
Claims (1)
- 予め作成されたプログラムでシーケンス動作を実行する
プログラマブルコントローラに入力条件を模擬的に入力
し、設定したスキャン回数毎に前記入力条件に対する出
力情報を読み出すと共に、この読み出し動作を設定回数
実行して得られた情報と、前記入力条件に対応して期待
される出力情報とを比較して比較結果を表示装置に表示
するものにおいて、1スキャン毎に前回実行した出力情
報と今回実行した出力情報とを比較し、状態に変化があ
った時のみプログラムの実行を停止すると共に、変化点
を前記表示装置に表示することを特徴とするプログラマ
ブルコントローラの検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150252A JPH0314101A (ja) | 1989-06-13 | 1989-06-13 | プログラマブルコントローラの検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1150252A JPH0314101A (ja) | 1989-06-13 | 1989-06-13 | プログラマブルコントローラの検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314101A true JPH0314101A (ja) | 1991-01-22 |
Family
ID=15492882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1150252A Pending JPH0314101A (ja) | 1989-06-13 | 1989-06-13 | プログラマブルコントローラの検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314101A (ja) |
-
1989
- 1989-06-13 JP JP1150252A patent/JPH0314101A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438574A (en) | Program debugging device and process | |
| JPH0314101A (ja) | プログラマブルコントローラの検証装置 | |
| JPH0577143A (ja) | 自動化ラインの故障診断装置 | |
| JP2923788B2 (ja) | 画面入力方式 | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| JP3428235B2 (ja) | 自己監視装置並びに自己監視方法 | |
| JP2000222243A (ja) | デバッグ装置及びデバッグ方法 | |
| JPH0887429A (ja) | プログラマブルコントローラ | |
| JPS5927303A (ja) | プログラム修正装置 | |
| JPH01223504A (ja) | プログラマブルコントローラのサンプリングトレース方式 | |
| JPH03282617A (ja) | プリンタ装置 | |
| JP2921228B2 (ja) | プログラマブルコントローラ | |
| JP3466788B2 (ja) | 情報処理装置における命令列の試験装置 | |
| JPH0580816A (ja) | ライン制御回路の評価装置 | |
| JPH04316131A (ja) | 故障同定方法 | |
| JPH01162300A (ja) | Romチェック回路試験方式 | |
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPH04262402A (ja) | プログラマブルコントローラ | |
| JPH02284248A (ja) | メモリ内容チェック方法 | |
| JPH0310337A (ja) | シミュレーション結果表示装置 | |
| JPS62145414A (ja) | デ−タ入力方法 | |
| JPH01200406A (ja) | プログラマブルコントローラ用プログラム比較装置 | |
| JPS61283906A (ja) | プログラマブル・コントロ−ラ | |
| JPH04149866A (ja) | 磁気テープサブシステムテスタ | |
| JPH08286714A (ja) | プログラマブル表示器のモニタ装置 |