JPH03141396A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子楽器に関するものであり、更に詳しくは
外部からの音を電子楽器内の書き込み・読み出し可能な
記憶装置に記憶させ、この記憶装置からその記憶内容を
演奏操作に対応して読み出して楽音を発生させるように
した電子楽器に関するものである。

〔従来の技術〕

特開昭４９−４４７３２号公報には、外部音サンプリン
グ方式の電子楽器が示されている。そこでは、アナログ
遅延回路からなるシリアルアクセス記憶回路に外部音信
号をアナログのまま記憶するようになっている。すなわ
ち、アナログ遅延回路の出力を入力側に帰還することに
より巡回型シフトレジスタと成し、これによりアナログ
波形信号をダイナミックに記憶する（シフトレジスタ内
で時々刻々と巡回させながら記憶する）ようにしている
。そのため、入力ゲート回路を介して外部音信号を取り
込むとき、遅延回路内に外部音サンプリング信号が−通
り書き込まれた時点で該ゲート回路をオフして取り込み
を終了しなければならない、そうしないと、既に書き込
まれた信号に対してその後に入力される外部音信号が加
算合成されてしまい、遅延回路に入力される信号がでた
らめになってしまうからである。そのために、遅延回路
の最終段の出力信号を信号検出回路で検出し。

該遅延回路の全段に信号が取り込まれたとき入力ゲート
回路をオフし、外部音信号の取り込みをストップするよ
うにしている。

一方、特開昭５２−１２１３１３号公報には、楽音のア
タックからデイケイまでの全波形に関するディジタル波
形データを波形メモリに予め記憶しておき、これを押鍵
に対応して読み出すことにより楽音信号を発生すること
が示されている。

特開昭５３−６１３２２号公報には、波形メモリに楽音
の１周期波形を記憶し、該波形メモリから読み出す波形
に対してエンベロープ波形を乗算することにより楽音の
音量エンベロープを付与することが示されている。

〔発明が解決しようとするａｊｆｌ） 特開昭４９−４４７３２号公報に示された電子楽器にお
いては、アナログ遅延回路に波形信号を順次取り込み、
これを順次シフトして循環するようになっているので、
この遅延回路に対する信号の書き込みタイミングを格別
に制御する必要性がないものである。また、−旦記憶し
た波形信号を常にシフトし循環させて保持し、これを読
み出す場合は単にシフトクロック周波数を押圧鍵に対応
するものに設定するだけであるから、読み出しの際には
任意のサンプル点の信号が最初に出されてしまう、従っ
て、楽音の発音開始が必ずアタック部の最初になるとは
限らず、記憶した外部音の途中から発音されてしまうと
いう問題が生じる。また、アナログ遅延回路から出力し
た信号は単に押鍵操作に応じてゲート制御しているだけ
であるので、楽音の音量エンベロープの制御を自由に行
うことができない、という欠点があった。このように、
この特開昭４９−４４７３２号公報に示された電子楽器
は外部音サンプリング方式の電子楽器の初期のものであ
るため、実用化にあたっては大いに改善の余地があるも
のであった。

一方、特開昭５２−１２１３１３号公報や特開昭５３−
６１３２２号公報においては、アドレス信号によってラ
ンダムアクセス可能な波形メモリを使用して楽音波形を
読み出すことが示されている。しかし、使用する波形メ
モリ自体は、読み出し専用メモリであり、外部音を自由
にサンプリングできるものではなかった。従って、上述
のような従来の外部音サンプリング方式の電子楽器にお
ける欠点を改善することについての示唆は何も与えられ
ていなかった。

この発明は上述の点に鑑みなされたもので、種々の自然
楽器音と全く同様の高品質な楽音を発生することができ
るサンプリング方式の電子楽器において、音の立上がり
から正確に発音させることができるようにすることを目
的とすると共に、楽音の音量エンベロープ制御を自由に
行うことができるようにすることを目的とする。

〔課題を解決するための手段〕

この発明の電子楽器は、書込みと読出しが可能なランダ
ムアクセスメモリからなる記憶手段と、外部から入力さ
れる音に対応した複数周期からなるディジタル波形デー
タを前記記憶手段の賽込みデータ入力に供給する供給手
段と、書込みを指示するための操作手段と、外部がら入
力される前記音の立上がりを検出する立上がり検出手段
と、前記操作手段により書込みが指示されたとき、前記
立上がり検出手段により検出した前記音の立上がりに同
期して書込み用アドレス信号の発生を所定の開始アドレ
スから開始し、前記ディジタル波形データをこのアドレ
ス信号によって指定された前記記憶手段内のアドレスに
順次書き込み、他方。

楽音信号発生指令に対応して読出し用アドレス信号の発
生を前記開始アドレスがら開始し、このアドレス信号に
よって指定された前記記憶手段内のアドレスから前記デ
ィジタル波形データを順次読み出すアドレス信号発生手
段と、前記記憶手段から読み出された波形データに基づ
き得られる楽音信号に対して音量エンベロープを付与す
るエンベロープ付与手段とを具えたことを特徴とするも
のである。

更に、第２の発明に係る電子楽器は、前記立上がり検出
手段に対する前記音の信号入力タイミングよりも前記記
憶手段に対する前記ディジタル波形データの供給タイミ
ングを所定時間遅らせる遅延手段を具えることを特徴と
するものである。

〔作　用〕

第１の発明によれば、アドレス信号発生手段は、操作手
段により書込みが指示されたとき直ちに書込み用アドレ
ス信号を発生して記憶手段への波形データの書込み動作
を行うのではなく、立上がり検出手段による外部音の立
上がり検出に同期して書込み用アドレス信号の発生を所
定の開始アドレスから開始する。従って、外部からサン
プリングした音の立上がりに同期して該音のディジタル
波形データが所定の開始アドレスから記憶手段に記憶さ
れる。また、アドレス信号発生手段は楽音信号発生指令
に対応して読出し用アドレス信号の発生を前記所定の開
始アドレスから開始し、このアドレス信号によって指定
された前記記憶手段内のアドレスから前記ディジタル波
形データを順次読み出す、その結果、楽音信号発生指令
に対応して直ちに音の立上り部分から正しく読出しが行
われることになり、楽音信号発生指令に対応して正しく
楽音信号を発生することができる。また、読み出された
波形データに基づき得られる楽音信号に対して音量エン
ベロープを付与するようにすることにより、外部音サン
プリング方式の電子楽器としての演奏性能を一層高める
ことができる。

更に第２の発明によれば、遅延手段により、立上がり検
出手段に対する外部音の信号入力タイミングよりも記憶
手段に対するディジタル波形データの供給タイミングが
所定時間遅らされる。これにより、立上がり検出手段に
おける音の立上がり検出に要する時間を確保することが
でき、音の立上がり検出以前に、記憶手段に対してディ
ジタル波形データが供給されないようにすることができ
る。外部より入力された音のディジタル波形データを、
その先頭をカットすることなく、先頭から正確に記憶手
段に書き込むことができる。従って。

立上がり検出の際の回路動作等の時間遅れを考慮した書
込みが行われることになり、その結果、楽音信号発生指
令に対応して音の立上り部分から正しく読出しが行われ
ることになり、楽音信号発生指令に対応して正しく楽音
信号を発生することができる。

〔実施例〕

以下、添付図面を参照してこの発明の一実施例につき詳
細に説明しよう。

第１図はこの発明に係る電子楽器の一実施例を示す概略
ブロック図であり、この電子楽器の機能は、記憶装置４
に外部からの楽器音を記憶させる楽器音書き込み動作と
この楽器音書き込み動作によりて記憶装置４に記憶され
た楽器音を押下鍵に対応するレートで読み出して楽音を
発生する楽器音読み出し動作とに大別される。この楽器
音書き込み動作と楽器音読み出し動作とを制御する機能
を有する部分が制御回路７である。制御回路７には上記
した電子楽器の２つの機能を指定する機能指定スイッチ
歴が付設されており、この機能指定スイッチＳ％Ｖの可
動接点Ｐを楽器音書き込み動作指定接点Ｗに設定すると
図示していないが制御回路７から電子楽器の各部分（書
き込み装置１や読み出し装置６等）に対し書き込み指定
信号ＷＳが出力され、電子楽器全体が楽器音書き込み動
作に備える。才だ、機能指定スイッチＳＷの可動接点Ｐ
を楽器音読み出し動作指定接点孔に設定すると制御回路
７から電子楽器の各部分に読み出し指定信号Ｒ，Ｓが出
力され、電子楽器全体が楽器音読み出し動作に備える。

また、機能指定スイッチＳＷの可動接点Ｐを記憶内容保
持指定接点Ｋに設定すると図示していないが制御回路７
から電子楽器の記憶装置４に対し記憶内容保持信号ＫＳ
が出力され、これＣごより記憶装置４は記憶している楽
器音を保持する。これは、後述する様に記憶装置４とし
て複数の書き込み読み出し可能なランダムアクセスメモ
リを使用しているため、通常電子楽器のメインスイッチ
（例えば電源スィッチ）をオフにすると記憶装置４に記
憶された内容が消滅してしまうことになる。この実施例
ではこの記憶内容の消滅を防止するため制御回路７の機
能指定スイッチＳＷに記憶内容保持指定接点Ｋを設け、
電子楽器のメインスイッチをオフにした場合でも記憶装
置４に記憶された楽器音を保持する様に構成されている
。次に楽器音書き込み動作と楽器音読み出し動作に分け
て、その概略を説明する。

楽器音書き込み動作 制御回路７に付設されている機能指定スイッチＳＷの可
動接点Ｐを楽器音書き込み動作指定接点Ｗに設定すると
前記した様に制御回路７から書き込み指定信号ＷＳが出
力され電子楽器は楽器音書き込み動作に備える。書き込
み装置１には、外部からの楽器音を入力するための楽器
音入力装置（例えば、マイクロホンや後述する実施例の
様にテープレコーダ等）が内蔵されており、この楽器音
入力装置に順に入力される複数の楽器音が適宜のディジ
タル信号の楽器音データＴＤ群にそれぞれ変換されて記
憶装置７に記憶される。尚、後述するこの発明の実施例
では、記憶装置４は複数のランダムアクセスメモリで構
成されており、ディジタル信号に変換された１つの楽器
音データＴＤを書き込む場合のランダムアクセスメモリ
の指定は書き込み装置１が行い、更にその指定されたラ
ンダムアクセスメモリにおけるアドレス指定に関しては
、読み出し装置６を併用している。即ち、前記した様に
読み出し装置６は書き込み動作指定信号ＷＳを受けて書
き込み動作Ｉど備えており、書き込み装ｅ１において楽
器音書き込み動作が開始されると同時にその楽器音を？
き込むための一定速度のアドレス信号ＡＤを順次出力す
る様に構成されている。以上に述べた動作によって順次
複数の楽器音がディジタル信号化（ＴＤ群）されて記憶
装置４の各ランダムアクセスメモリに記憶される。

楽器音読み出し動作 制御回路７に付設されている機能指定スイッチＳＷの可
動接点Ｐを楽器音読み出し指定接点Ｒに設定すると、前
記した様に制御回路７から読み出し指定傷号几Ｓが出力
され電子楽器は楽器音読み出し動作に備える。この状態
で演奏者が電子楽器の鍵盤部においである鍵を押鍵する
と鍵盤回路２はその押下社に対応する１本の出力線に論
理値゛１″を出力する。読み出し装ｆ６は読み出し指定
信号１１．８を受けて楽器音読み出し動作に備えており
、押下鍵に対応したアドレス信号ＡＤを順次出力する。

後述する実施例では、このアドレス信号ＡＤは記憶装置
４を構成している複数のランダムアクセスメモリのうち
１つのランダムアクセスメモリを指定する機能を含んで
おり、この指定された１つのランダムアクセスメモリに
記憶されている楽器音データＴＤを押下鍵に対応するレ
ートで楽音波形ＭＷとして読み出しキーヤ５に出力する
。キーヤ５は押鍵と同時に鍵盤回路２から出力されるキ
ーオン信号Ｋ　ＯＮを受けて、楽音波形ＭＷに適宜の音
量エンベロープを付与する機能を有している。ここで、
キーオン信号ＫＯＮとは鍵盤部においである錐が押鍵さ
れていることを表わす信号である。従って、キーヤ５に
おいて適宜の音量エンベロープが楽音波形ＭＷに付与さ
れ、この楽音波形ＭＷがアンプ・スピーカ等から成るサ
ウンドシステム６に入力され楽音として発音される。

ここで、キーヤ５とサウンドシステム６が前記した楽音
発生装置を構成している。

次に第２図に示す実施例によって、更にこの発明につい
て詳細に説明する。尚、この明細書に添付する図面では
、アンド回路、オア回路、ナンド回路はそれぞれ第３図
囚〜０に示す表示方法により表わされており、第３図（
８）〜（Ｑは各論理素子に信号ａ、ｂが入力されている
ことを示している。

第２図に示す様に、書き込み装置１は、外部からの楽器
音を電子楽器に入力するための楽器音入力装置として２
つの再生ヘッドＩＨ，２Ｈを有するテープレコーダ１０
１を設えている。テープレコーダ１０１の第１再生ヘツ
ド１Ｈの出力端子は増幅器１０５、低域フィルタ１０６
、全波整流器１０７、検波回路１０８をそれぞれ介して
比較器１０９の入力端子Ｂに接続されている。比較器１
０９の入力端子Ａには可変直流電圧源Ｅが接続されてお
り、比較器１０９の出力端子は遅延回路１１０を介して
ワンショット１１１の入力端子に接続されている。ワン
ショット１１１の出力端子は、一方においてアンド回路
１１２の入力側に接続され、他方において読み出し装置
３のオア回路３０７の入力側に接続されている。ここで
、第２図ではワンショット１１１の出力するパルス信号
をＯ８として表示している。アンド回路１１２の出力端
子はカウンタ１１４の計数入力端子Ｃｉに接続されてお
り、カウンタ１１４のリセクト端子１尤にはワンショッ
ト１１６の出力端子が接続されている。このワンショッ
ト１１６は制御回路７から出力される書き込み指令信号
ＷＳを受けてパルスを１つ出力する。カウンタ１１４の
各出力線は。

一方においてデコーダ１１６の各入力端子に接続されて
おり、他方においてナンド回路１１５を介してアンド回
路１１２の入力側に接続されている。

デコーダ１１６の８ビツト（８本）の出力線は記憶装置
４のセレクタ４０１の入力端子Ａに接続されている。

テープレコーダ１０１の第２再生ヘツド２Ｈの出力端子
は低域フィルタ１０２を介してサンプルホールド回路１
０６の入力側に接続されており、する。）１０４の入力
側に接続されている。Ｎ勺コンバータ１０４の８ビツト
の出力線はそれぞれ記憶装置４の各ランダムアクセスメ
モリＲＡＭ１〜ＲＡＭ８（以後、単にＲ，ＡＭ１〜几Ａ
Ｍ８と称する。）の各入力端子Ｔ５に接続されている。

以上が書き込み装置１の構成であるが、ここでテープレ
コーダ１０１の第１再生へラド１Ｈと第２再生ヘツド２
Ｈは０．５秒の時間差をもってテープＴＰの同一部分を
再生する様にテープ走行速度及び２つの再生ヘッドｉＨ
，２Ｈの距離が既定されている。また、テープレコーダ
１０１にセットされているテープＴＰには、第４図に示
す様に音÷　　　　　　　　÷ 高が、Ｄｏ、Ｆ、、Ｇｏ、Ｂ、、Ｄ８．Ｆ、、Ｇ１．Ｂ
、の所望の同一楽器音が互いに７秒以上の間隔をあけて
録音されている。更に、比較器１０９は入力端千人に入
力されている可変直流電圧源Ｅの出力電圧■ｔｈと入力
端子Ｂに入力される検波回路１０８の出力電圧ｖＴＤと
比較し、ＶＴＤ　＞　ｖｔｈの場合に限って論理値゛１
′を出力する様に構成されている。

又、サンプルホールド回路１０６には後述するクロック
パルスφ、。が入力されており、クロックパルスφ、。

のタイミングで低域通過フィルタ１０２の出力するアナ
ログ信号をサンプルホールドする。

鍵盤回路２の各出力線は読み出し装置６のキーコード発
生回路６０１の入力側に接続されており、キーコード発
生回路３０１は第２図に示す様に押下鍵を表わす全体で
１２ビツトのキーコードを出力し、その上位８ビツトが
前記した記憶装置４のセレクタ４０１の入力端子Ｂに入
力されその下位４ビツトがクロックセレクタ６０６の入
力端子Ａに入力されている。クロックセレクタ３０６に
は。

クロック発生器６０２の出力するクロックパルスφＣｏ
、φＣｏ　、φｌ）。、φＤｏ＋がそれぞれ入力されて
おり、÷ 更にクロックセレクタ６０６の入力端子Ｆには書き込み
指令信号ＷＳが入力されている。クロックセレクタ６０
３の出力端子はリングカウンタ３０４の計数入力端子Ｃ
；に接続されており、リングカウンタ６０４の出力端子
ＯＰ１はカウンタ６０５の計数入力端子Ｃ；に接続され
ている。また、リングカウンタ３０４の出力端子ＯＰ２
は、図示しないが書き込み装置１のサンプルホールド回
路１０６及び記憶装置４の各ＲＡＭ１〜ＲＡＭ８の入力
端子Ｔ４とラッチ回路４０２に接続されている。

（ここで、第２因ではリングカウンタ６０４の出力端子
ＯＰＩの出力する信号をクロックパルスφ１．出力端子
ＯＰ２の出力する信号をクロックパルスφ、。で示して
いる。）カウンタ３０５はその計数値を１７ビツトの２
進数として出力し、各出力線は一方において記憶装置４
のＲ，ＡＭＩ〜ＲＡＭ８の各アドレス信号入力端子Ｔ６
にそれぞれ接続され、他方においてアンド回路３０６の
入力側に接続されている。アンド回路３０６の出力側は
Ｒ８型フリップフロップ６０８のセット端子Ｓに接続さ
れ、このフリップフロップ６０８のリセット端子Ｒには
鍵盤回路２からのキーオン信号ＫＯＮと書き込み装置１
のワンショット１１１のパルス信号Ｏ８がオア回路６０
７を介して入力されている。

このＲ８型フリップフロップ６０８の出力端子Ｑはカウ
ンタ６０５のリセット端子Ｒに接続されている。

以上が続み出し装置６の構成であるが、ここで。

クロック発生器６０２は音高Ｃ３ＣＯＤｏＤ０すの◆ 本来ピッチの２５６０倍の周波数のクロックパルス スφ。。、φ。。、φＤｏ、φ♂を出力する機能を有し
ている。また、クロ２クセレクタ６０６は楽器音書き込
み動作時には書き込み指令信号ＷＳを受けて上記したク
ロック発生器６０２の出力する４つのクロツナ クパルスφｃ０．φｃ０．φＤｏ、φＤＯ＋からクロッ
クパルスφ加を選択して出力し、また楽器音読み出し動
作時にはキーコード発生回路６０１の出力する１２ビツ
トのキー；−ドのうち下位４ビツトの信号（クロックセ
レクト信号）を入力端子Ａに受けて、この４ビツトの入
力信号によって定められる１個のクロックパルスを４つ
のクロックパルス忙。〜φＤｏ”のなかから選択して出
力する。

記憶装置４は、セレクタ４０１と８個のＲＡＭ　１〜Ｒ
ＡＭ８とラッチ回路４０２、ディジタル・アナログ変換
器（以後Ｄ／Ａコンバータと略称すも）４０６で構成さ
れている。各ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ２には曹
き込み指令信号ＷＳ（論理値“１″）と読み出し指令信
号（論理値”０″）が制御回路７から入力されており、
この両指令信号ＷＳ　、Ｒ８に従って各ＲＡＭ［〜ＲＡ
Ｍ８は書き込み動作と読み出し動作を行う様に構成され
ている。更に、各ＲＡＭＩ〜ＲＡＭ８の動作期間指定入
力端子Ｔ４には、読み出し装置３のリングカウンタ３０
４の出力端子ＯＰ２から出力されるクロックパルスφ！
０が入力されており、各ＲＡＭｔ〜ＲＡＭ８はこのクロ
ックパルスφ、。の出力される期間に限って動作可能の
状態になる様に構成されている。また、セレクタ４０１
の８ビツト（８本）の出力線はそれぞれ対応する１個の
ＲＡＭ（１〜８）の入力端子Ｔ１に接続されており、各
ＲＡＭ１〜Ｒ，ＡＭ８はその入力端子Ｔ１に論理値１が
入力されるとクロックパルスφ１゜が動作期間指定入力
端子Ｔ４に入力されているタイミングに限って動作状態
になる様に構成されている。即ち、ＲＡＭ１〜ｒＬＡＭ
８は、その入力端子Ｔ２に入力されている論理値（ＷＳ
−論理値”１″、Ｒ８＝論理値°０″）に従って書き込
み動作又は読み出し動作が選択されるが、その実際の動
作は入力端子Ｔ１に論理値”１″が入力されたＲＡＭに
限定され、更にその書き込み動作又は読み出し動作の動
作期間は動作期間指定入力端子Ｔ４にクロックパルスφ
、。が入力されるタイミングに限定される。更に、前記
した様に曹き込み装置１のＡ／Ｄコンバータ１０４の出
力する８ビツトの楽器音ディジタルデータＴＤが各ＲＡ
ＭＩ〜ＲＡＭ８の入力端子Ｔ５に入力され、読み出し装
置６のカウンタ３０５の出力する１７ビツトの計数値が
アドレス信号ＡＤとして各ＲＡＭ１〜ＩＬ　Ａ　Ｍ　８
の入力端子Ｔ６に入力されている。また、各ＲＡＭＩ〜
ＲＡＭ８の各出力端子Ｔ６は８本の出力線（８ビツト）
で構成され、クロックパルスφ１゜が入力されているラ
ッチ回路４０２の入力側に接続されている。ラッチ回路
４０２の出力側はＤ／Ａコンバー・夕４０６の入力側に
接続されており、Ｄ／Ａコンバータ４０３の出力側はキ
ーヤ５の電圧制御型増幅器５０２の入力側に接続されて
いる。

以上が記憶装置４の構成と各ＲＡＭ１〜ＲＡＭ８の機能
の概略であるが、更にここでラッチ回路４０２はクロッ
クパルスφ、。のタイミングで入力される信号をラッチ
する様に構成されている。

また、キーヤ５は電圧制御型増幅器５０２とこれに制御
用電圧を出力するエンベロープ波形発生器５０１と電圧
制御型増幅器５０２の出力側に設けられた低域通過フィ
ルタ５０３で構成されている。

低域通過フィルタ５０３の出力側はアンプ・スピーカ等
から成るサウンド・システム６に接続されている。

また、制御回路７は、その機能指定スイッチＳＷを？き
込み指令接点Ｗに設定すると書き込み指令信号ＷＳとし
て論理値′１″を出力し１機能指定°スイッチＳＷを読
み出し指令接点Ｒに設定すると読み出し指令信号Ｒ８と
して論理値１０”を出力する様に構成されている。

以上の構成を有するこの実施例の動作を楽器音書き込み
動作と楽器音読み出し動作に分けて詳細に説明する。

楽器音書き込み動作を行なう場合には、先ず第４図に示
す様に、音高１）。、Ｆ。、　Ｇ、”、　Ｂ。＋Ｄｌｙ
Ｆｌ＊Ｇ−，Ｂ、の所望の楽器音を互いに７秒以上の間
隔をあけて録音したテープＴＰを書き込み装置１のテー
プレコーダ１０１にセットする。次に、制御回路７の機
能指定スイッチＳＷを楽器音書き込み動作指定接点Ｗに
設定する。これによって、制御回路７から書き込み指令
信号ＷＳとして論理値＠１″が出力される。この書き込
み指令信号ＷＳ（論理値”１”）は、書き込み装置１の
ワンショット１１３のトリガ端子及び読み出し装置６の
クロックセレクタ６０６及び記憶装置４のセレクタ４０
１のセレクト指令端子Ｓと各ｒＬＡＭ１〜Ｒ，ＡＭ８の
入力端子Ｔ２に入力され、各部分は楽器音書き込み動作
に備える。

即ち、書き込み装置１のワンショット１１６は書き込み
指令信号ＷＳを受けてパルスを１つ出力し、カウンタ１
１４はそのリセット端子Ｒにこのパルスを受けてその内
容を全て″０２の状態にリセットする。

また、読み出し装置乙のクロックセレクタ３０３は入力
端子ＦＪＣ書き込み指令信号Ｗ８を受けて、クロック発
生器６０２の出力する４つのクロックパルスφｃｏ、φ
ｃ譜、φＤｏ、φＤｏ”　カラクロックパルスφ１）。

を選択して出力パルスφ、として出力する。即ち、クロ
ックセレクタ６０６は第７図に示す構成を有しており、
入力端子Ｆに書き込み指令信号ＷＳ（論理値“１″）が
入力されると、この論理値“１＃がインバータ６６で論
理値″″０′に反転された後アンド回路６１〜６４に入
力される。従って、アンド回路６１〜６４は全て遮断状
態になる。アンド回路６５には、上記書き込み指定信号
ＷＳ（論理値”１″）が直接入力されるため、アンド回
路６５においてアンド条件が成立してアンド回路６５は
導通状態になる。従りて、クロックセレクタ６０６は、
アンド回路６５に入力されているクロック発生器６０２
の出力するパルスφＤ。

を出力パルスφ、としてアンド回路３５とオア回路６７
を介して出力する。この出力パルスφ、（φＤｏ）がリ
ングカウンタ６０４の計数入力端子Ｃｉに入力される。

ここで、リングカウンタ３０４は１０のステージを有す
るリングカウンタで構成されており、出力端子ＯＰ１か
らは第１、ステージの内容が出力され、出力端子ＯＰ２
からは第１０ステージの内容が出力される様に構成され
ている。即ち、リングカウンタ６０４はその入力端子Ｃ
ｉに入力される出力パルスφ、（へ。）を第８図に示す
様に各ステージで１／１０分周して出力する機能を有し
ており、出力端子ＯＰ１とＯＦ２から第８図に示すタイ
ミングでそれぞれクロックパルスφ、とφ１゜を出力す
る様に構成されている。このうちクロックパルスφ、。

は書き込み装ｆ１のサンプルホールド回路１０６及び記
憶装置４の各ｒ（、ＡＭ　ｊ〜ＲＡＭ８の入力端子Ｔ４
とラッチ回路４０２にそれぞれ頭次入力される。

記憶装置４のセレクタ４０１はセレクト指定入力端子Ｓ
に省き込み指令信号ＷＳを受けて入力端子Ａに入力され
る信号を出力する様にセットされる。

また、記憶装置４の各ＲＡＭ１〜Ｒ，ＡＭ８は入力端子
Ｔ２に書き込み指令信号ＷＳを受けて書き込み可能の状
態にセットされる。

次に、テープレコーダ１０１を作動させると、前記した
様にその再生ヘッドＩＨ，２ＨはテープＴＰの同一部分
を０．５秒の時間差をもって再生する。従って、第１再
生ヘツド１Ｈの出力する第１アナログ再生信号と第２再
生ヘツド２Ｈの出力する第２アナログ再生信号とは第５
図囚、■にそれぞれ示す様に０．５秒の時間差をもって
出力される。

ここではテープＴＰに録音されている音高Ｄ・の楽器音
の書き込み動作について、主に説明するが、他の楽器音
（音高ＦＯｙ・・・Ｂｌ　）の場合も全く同様の動作に
よって書き込まれる。即ち、第１再生へクドＩ　Ｈの出
力する第１アナログ再生信号は増幅器１０５によって適
宜に増幅（例えば、１ｏｏｏ倍程度）され、低域通過フ
ィルタ１０６によって高調波成分（例えば周波数４ＫＨ
ｚ以上）が除去された後、全波整流器１０７に入力され
る。全波整流器１０７は低域通過フィルタ１０６の出力
する第１アナログ再生信号を全波整流し７て検波回路１
０８に出力する。全波整流器１０７の出力電流は、第６
図に示す様に検波回路１０８においてダイオード１１を
介してコンデンサ１２を徐々に充電する。

従ってコンデンサ１２の端子ａの電圧ｖＴＤは徐々に上
昇する。

この出力電圧ＶＴＤは比較器１０９の入力端子Ｂに印加
されており、更に前記した様に比較器１０９の入力端子
Ａには可変直流電圧源Ｅの出力電圧ｖｔｈが印加されて
いる。比較器１０９は前記した様に入力端子Ａ、Ｂに印
加されている両室圧”ＴＤ　。

ｖｔｈが■ＴＤ＞ｖｔｈの状態になると論理値“１″を
出力するように構成されている。ここで、テープレコー
ダ１０１の第１再生ヘツド１Ｈが第１の楽器音（Ｄ、）
の再生を開始してから、検波回路１０８の出力電圧ｖＴ
Ｄが可変直流電圧Ｅの出力電圧ｖｔｈよりも大きくなり
比較器１０９が論理値゛１″を出力するまでに要する時
間ＴＩ（第５図参照）は通常非常に短い。遅延回路１０
９は、比較器１０９の出力する論理値“１″を受は時間
Ｔ２だけ遅延してこの論理値“１″を出力する様に構成
されており、更に、第５図に示す様に時間Ｔ１と時間Ｔ
２の和が正確に０．５秒になる様に遅延回路１１０の遅
延時間が設定されている。

ワンショット１１１は、第５図０に示す様に遅延回路１
１０の出力する論理値゛１″を受けて。

パルス幅が７秒のパルス信号Ｏ８を１つ発生する様に構
成されている。上記した様に、時間Ｔ１と時間Ｔ２の和
が０．５秒になる様に遅延回路１１の遅延時間が設定さ
れているため、パルス信号Ｏ８の発生は第１アナログ再
生信号が出力され始めてから正確に０．５秒経過した後
に生じる。また、前記した様に、テープレコーダ１０１
の第２再生ヘツドはテープＴＰＯ同一部分を第１再生ヘ
ツド１Ｈの再生動作よりも０．５秒遅延して再生する様
に構成されているため、第５図に示す様にパルス信号Ｏ
８の発生と同時に第２再生ヘツドが第２アナログ再生信
号の出力を開始する。このパルス信号Ｏ８は、一方にお
いてアンド回路１２に入力され他方において読み出し装
置６のオア回路６０７に入力されている。この時、前記
した様に書き込み装置１のカウンタ１１４は、楽器音書
き込み動作に備えてリセット（ワンショット１１６が、
省き込み指令信号ＷＳを受けてパルスを１つ発生し、こ
れによってカウンタ１１４がリセットされる。）されて
おり、その内容が全て“０″の状態に保持されている。

従って、カウンタ１１４の各出力線は論理値“Ｏ″を出
力しており、ナンド回路１１５は論理値゛１”を出力し
ている。従って、この時アンド回路１１２のアンド条件
が成立して、アンド回路１１２はワンショット１１１の
出力するパルス信号Ｏ８を受けて７秒間論理値”１″を
出力する。カウンタ１１４はこの論理値゛１＃を計数し
、その内容を計数値０から計数値１に変化させる。デコ
ーダ１１６はこの計数値１を受けてこれをデコードし、
８本の出力線のうちの第１番目の出力線に限って論理値
“１′を出力する。

デコーダ１１６の８本の出力線は記憶装置４のセレクタ
４０１の入力端子Ａに接続されており、セレクタ４０１
は前記した様に書き込み指令信号ＷＳを受けて入力端子
Ａに入力された信号を出力する様にセットされている。

従って、セレクタ４０１は８本の出力線のうち第１番目
の出力線に限って論理値１１″を出力し、この第１番目
の出力線はＲＡＭ１の入力端子Ｔ１に入力されているた
め、ＲＡＭ１が動作可能の状態にセットされる。

以上の動作によって楽器音（Ｄｏ　）を書き込む場所と
して記憶装置４のＲ，ＡＭ　１が指定された訳である。

曹き込み装［１のワンショット１１１から出力されるパ
ルス信号Ｏ８は、前記した様に他方において読み出し装
置６のオア回路６０７を介してＲ８型フリップフロップ
３０８のリセット端子Ｒに入力される。従って、Ｒ８Ｗ
フリップフロップ６０８は出力端子Ｑから論理値”Ｏ＃
を出力し、これがカウンタ６０５のリセット端子Ｒに入
力される。従りて、カウンタ３０５はこの時点でリセッ
ト状態が解除される。

前記した様に、クロククセレクタ６０６は書き込み指令
信号ＷＳを受けてクロックパルスφＤ０を出力パルスφ
５として選択して出力している。この出力′ゝ″′φＳ
（φＤ、）がリングカウンタ６０４を介して、第８図に
示す様にこの出力パルスφＳ（φＤｏ　）を１／１０分
周したクロックパルスφ霊がカウンタ６０５の計数入力
端子Ｃ；に入力されている。これによって、カウンタ６
０５は計装置０から出力パルスφ、（φ１）ｏ）の計数
を開始し、この計数値が１７ビツトのアドレス信号ＡＤ
として順次記憶装置４内のＲＡＭ１〜ＲＡＭ８の入力端
子Ｔ６に入力される。

これによって、記憶装［４のＲＡＭ１〜ＲＡＭ　８に楽
器音（几）を書き込むためのアドレス信号１）が発生さ
れる訳であるが、前記した様に楽器音（Ｄｏ）を書き込
む場所としてＲ，ＡＭ　１が指定されているためこのア
ドレス信号ＡＤに従りてＲＡＭ１に楽器音（Ｄ、）が書
き込まれる。

即ち、書き込み装［１のテープレコーダ１０１の第２再
生へラド２Ｈから出力される第２アナログ再生信号（第
５図に示す様に第１再生ヘツド１Ｈの出力するアナログ
再生信号よりも０．５秒遅れて出力される。）は、低域
通過フィルタ１０２によって高調波成分（例えば周波数
４ＫＨ１以上の高調波成分）が除去された後、サンプル
ホールド回路１０６に入力される。サンプルホールド回
路１０６は読み出し装置６内のリングカウンタ３０４の
出力端子ＯＰ２から出力されるクロックパルスφ、。（
第８図参照）のタイミングで順次この第２アナログ再生
信号をサンプルホールドする。サンプル回路１０３の出
力する第２アナログ再生信号のサンプル値はＡ／Ｄコン
バータ１０４で８ビツトの楽器音ディジタルデータＴＤ
に変換された後、記憶装置４の各ＲＡＭ１〜ＲＡＭ８の
入力端子Ｔ５に入力される。これによって、楽器音ディ
ジタルデータＴＤはクロックパルスφ１゜のタイミング
でＲＡＭ１に順次記憶されるのである。

以上の説明から明らかな様にこの発明の電子楽器の楽器
音書き込み動作は次の様なものである。

即ち、テープレコーダ１０１の第１再生ヘツド１Ｈの出
力する第１アナログ再生信号の立上り部分を処理して第
１アナログ再生傷号の発生から０．５秒経過した後にパ
ルス幅７秒のパルス信号Ｏ８を形成する。このパルス信
号Ｏ８の発生によって記憶装置４内のＩｔ、ＡＭｌを楽
器音（Ｄ６）を記憶させるメモリとして指定し、更にこ
のパルス信号Ｏ８の発生と同期してＲＡＭ１〜ＲＡＭ８
にアドレス信号ＡＤを発生させる。更に、第１アナログ
再生信号の発生からパルス信号Ｏ８と同様に０．５秒経
過した後にテープレコーダー０１の第２再生ヘツド２Ｈ
から楽器音（Ｄｏ）の第２アナログ再生信号を発生させ
、これをサンプルホールド回路１０６においてクロック
パルスφ１゜のタイミングで順次サンプルホールドする
。このサンプルホールド値がＮ勺コンバーター０４によ
って楽器音ディジタルデータＴＤに変換された後、ＲＡ
Ｍ１〜几ＡＭ８の入力端子Ｔ５に順次入力される。従っ
て、ＲＡＭ１の各アドレスにこの楽器音ディジタルデー
タＴＤがＲＡＭ１の入力端子Ｔ４に入力されているクロ
ル・ ックパダスφ１゜のタイミングで順次記憶される。

次に第９図に示すタイミングチャートによりて、上記し
た楽器音ディジタルデータＴＤの書き込みのタイミング
について詳細に説明する。

第１アナログ再生信号が出力されてから０．５秒経過す
ると（時刻ｔ０）、第９図に示す様に時刻ｔ０において
ワンショット１１１からパルス信号Ｏ８が出力され更に
第２再生ヘクト２Ｈから第２アナログ再生信号が出力さ
れる。パルス信号Ｏ８の発生によって、前記した様に記
憶装置４のＲ，ＡＭ　１だけが曹き込み可能の状態にセ
ットされ、読み出し装置６のカウンタ６０５がクロック
パルスφ、の計数を開始しその計数値をアドレス信号Ａ
Ｄとして出力し始める。

ここで、第９図に示す時刻ｔ１においてクロックパルス
φ１゜が出力されるとサンプルホールド回路１０３は第
２アナログ再生信号の波高値をサンプルホールドし、こ
のサンプル値がＡ／Ｄ　コンバータ１０４に入力される
。Ａ／Ｄコンバータ１０４はこのサンプル値を時刻ｔ！
〜１．の間に８ビツトの楽器音ディジタルデータＴＤに
変換して記憶装置４のＲ，ＡＭ１〜ＦＬＡＭ８の入力端
子Ｔ５に出力する。

また、時刻ｔ、においてクロックパルスφ、が出力され
るとカウンタ３０５はその計数値を′０”から“１”に
変化させ、この計数値１がアドレス信号ＡＤとして記憶
装置４の各ＲＡＭＩ〜ＲＡＭ８のアドレス信号入力端子
Ｔ６に入力される。前記した様に、この時ＲＡＭ１だけ
が書き込み可能の状態にセットされているため、几ＡＭ
１の第１アドレスが時刻１．においてサンプルホールド
回路１０３によってサンプルホールドされた値を記憶す
る場所として指定される。時刻１．において再びクロッ
クパルスφ、。が出力されると、このクロックパルスφ
、。がＲＡＭ１の入力端子Ｔ４に入力されるため、この
時刻ｔ、においてＲＡＭ１の第１アドレスに前記した第
２アナログ再生信号のサンプル点が記憶される。このと
きＡ／Ｄコンバータ１０４の出力（楽器音ディジタルデ
ータＴＤ）が時刻ｔ、〜ｔ、の間に安定するため正確な
値の楽器音ディジタルデータＴＤが几ＡＭ１の第１アド
レスに記憶される。

また、時刻１．においては、上記したＲ、ＡＭｌの第１
アドレスにおける記憶動作と並行してサンプルホールド
回路１０６が第２アナログ再生信号を新たにサンプルホ
ールドする。時刻ｔ４〜時刻ｔ、の間にこのサンプル値
はＡ／Ｄコンバータ１０４によって安定した８ビツトの
楽器音ディジタルデータＴＤに変換され、記憶装置４の
各ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ５に入力される。

次に、時刻ｔ４においてクロックパルスφ、が出力され
るとカウンタ６０５はその計数値を１から２に変化させ
、この計数値２がアドレス信号ＡＤとして記憶装＃、４
の各ＲＡ、Ｍ１〜ＲＡＭ８のアドレス信号入力端子Ｔ３
に入力される。従って、時刻ｔ、においてサンプルホー
ルド回路１Ｃ６によってサンプルホールドされたサンプ
ル値を記憶するメモリとしてＲＡＭ１の第２アドレヌが
指定される。従りて、時刻ｔ、においてクロックパルス
φ、。

が再び出力されると上記サンプル値がＲＡＭ１の第２ア
ドレスに記憶される。

以下全く同様の動作によって、クロックパルスφ、。の
タイミングで順次サンプルホールドされる第２アナログ
再生信号のサンプル値が、次のクロックパルスφ、。の
出力タイミングでＲＡＭ１の各アドレスに順次記憶され
る。

この様な動作がパルス信号Ｏ８が出力される７秒間に亘
ってくり返し実行される。やがて、読み出し装置３のカ
ウンタ６０５が、クロックパルスφ、をその最大計数値
まで計数するとカウンタ３０５の１７ピシ・ト出力（ア
ドレス信号ＡＤ）は全て論理値″１”になる。これがア
ンド回路３０６に入力されるためアンド回路３０６のア
ンド条件が成立して、アンド回路６０６は論理値１１＃
を出力する。この論理値″″１”がＲ８型フリップフロ
ップ６０８のセット端子Ｓ′に入力されるためその出力
端子Ｑから論理値゛１″が出力される。カウンタ３０５
はそのリセット端子几にこの論理値“１″を受けてその
内容を全て＠Ｏ”の状態にリセットする。従って、カウ
ンタ６０５はクロックパルスφ１の計数動作を停止しア
ドレス信号ＡＤは出力されなくなる。この様にして、テ
ープＴＰに録音された楽器音（Ｄｏ）が楽器音ディジタ
ルデータＴＤとして正確にＲ，ＡＭｉ内に記憶される。

次に、第２番目の楽器音（Ｆｏ）がテープレコーダ１０
１の第１再生へラド１Ｈから読み出されると、この楽器
音（Ｆｏ）の第１アナログ再生信号の立ち上り部分が書
き込み装置１の増幅器１０５、低域通過フィルタ１０６
、全波整流器１０７、検波回路１０８、比較器１０９、
遅延回路１１０、によって前記した様に処理され、ワン
ショット１１１からパルス信号０８が出力される。この
パルス信号Ｏ８の発生によって書き込み装置１のカウン
タ１１４がカウントアツプされその計数値が１から２へ
変化する。従って、デコーダ１１６の第２の出力線に限
って論理値＠１”が出力され、これがセレクタ４０１を
介してＲＡＭ２の入力端子Ｔ１に入力される。従って、
几ＡＭ２が楽器音（Ｆｏ）を記憶するメモリとして指定
される。また、このパルス信号Ｏ８は読み出し装置３の
オア回路６０７にも入力されるため、前記した楽器音（
Ｄｏ）の書き込みの場合と全く同様の動作によって、読
み出し装ｆ６のカウンタ６０５がリセット状態が解除さ
れクロックパルスφ１の計数動作を開始する。従って、
カウンタ３０５からアドレス信号ＡＤが順次出力される
。才た、パルス信号Ｏ８の発生と同時に書き込み装置１
のテープレコーダ１０１の第２再生ヘツドから楽器音（
Ｆｏ）の第２アナログ再生信号が出力される。これが８
ビツトの楽器音ディジタルデータＴＤとしてＡ／Ｄコン
バータ１０４から順次出力される。従って、楽器音（Ｆ
ｏ）は記憶装置４のＲＡＭ２に楽器音ディジタルデータ
ＴＤとして正確に記憶される。

以後全く同様の動作によって、楽器音（Ｇｏ”）は記憶
装置４のＲＡＭ３に記憶され、 楽器音（Ｂｏ）は記憶装置４のＲＡＭ４に記憶され。

楽器音（Ｄｏは　　　　　　ＲＡＭ５ 楽器音（Ｆｌ）は　　ｌ　　　　ＲＡＭ６　　１楽器音
（Ｇ１＋）は　　　　　　ＲＡＭ７　　１楽器音（Ｂ１
）は　　Ｉ　　　　ＲＡＭ８に記憶される。

上記した楽器音書き込み動作によって記憶装置４の各Ｒ
ＡＭ１〜几ＡＭ８に書き込まれた楽器音（Ｄｏ）、（Ｆ
ｏ）〜（Ｂ１）を、押下鍵に対応するレートで読み出し
、押下鍵に対応する楽音を発生する楽器音読み出し動作
について次に説明する。

楽器音読み出し動作 楽器音読み出し動作を行なう場合には制御回路７の機能
指定スイッチを楽器音読み出し動作指定接点Ｒに設定す
る。これによって制御回路７から読み出し指令信号Ｒ，
Ｓとして論理値１０″が出力される。この読み出し指令
信号Ｒ８（論理値”ｔ′）は書き込み装置１のワンショ
ット１１６のトリが端子及び読み出し装置６のクロック
セレクタ３０６の入力端子Ｆ及び記憶装置４のセレクタ
４０１のセレクト指令端子Ｓと各ＲＡＭ１〜ＲＡＭ８の
入力端子Ｔ２にそれぞれ入力されている。従って、電子
楽器の各部分は楽器音読み出し動作に備える。

即ち、抗み出し装置６のクロックセレクタ３０３は入力
端子Ｆに読み出し指令信号Ｒ８として論理値゛０″を受
けて次の様に機能する。即ち、第７図に示す様にクロッ
クセレクタ３０６において、読み出し指令信号Ｒ８（論
理値”０″）は、一方においてインバータ６６によって
論理値＠１＃に反転された後、アンド回路３１〜６４の
入力側に入力され、他方において直接アンド回路３５に
入力される。従って、アンド回路３５はその入力側に論
理値”０”が入力されるためそのアンド条件が成立せず
、電子楽器が楽器音読み出し動作を実行している間常に
遮断状態にある。しかし、アンド回路６１〜６４には論
理値”１”が入力されるため、キーコード発生回路６０
１からその入力端子Ａ（Ａｉ〜Ａ４）に入力される４ビ
ツトの信号に応じてアンド回路６１〜６４は導通状態に
なり、クロック発生器３０２から出力される４つのクロ
◆ ツクパルスφＣｏ、φＣｏ　、φＤｏ、φＤｏφをオア
回路６７を介して適宜に出力する。後述する様に、午−
コード発生回路６０１からクロックセレクタ６０６の入
力端子Ａ（Ａ１−Ａ４）に入力される４ビツトの信号は
クロック発生器３０２から出力される４つのクロックパ
ルスφＣｏ、φｃｏ＋、φＤｏ。

φＤ０÷のうち押下鍵に応じて１つのクロックパルスを
選択する機能を有するクロックセレクト信号であり４ビ
ツト中に押下鍵に応じた１つの論理値”１”を含んでい
る。

また、記憶装置４のセレクタ４０１のセレクト指令端子
Ｓに読み出し指定信号Ｒ８として論理値゛０＃が入力さ
れると、セレクタ４０１は楽器音読み出し動作に備えて
入力端子Ｂに入力される信号を出力する様にセットされ
る。

また、記憶装置４の各ＲＡＭ１〜Ｒ，ＡＭ８は、入力端
子Ｔ２に読み出し指令信号Ｒ８として論理値″″０１を
受けて読み出し状態にセットされる。

また、前記した様に、読み出し指令信号Ｒ８は書き込み
装置１のワンショット１１３のトリガ端子にも入力され
るが、読み出し指令信号Ｒ８が論理値゛Ｏ”であるため
ワンショット１１３は同等作動しない。従って、読み出
し動作時には書き込み装置１は何も機能しない。

次に、電子楽器の鍵盤部（図示せず）においである鍵が
押鍵されると、鍵盤回路２は押下鍵に対応する１本の出
力線に限って論理値゛１”を出力定する機能を有してい
る。この単音優先回路としては特願昭４９−１０２６４
０号（特開昭５１−２９９１８号）明細書中に開示され
たものを用いることができる。

１を受けて、第（１）表番こ示す様な押下鍵に対応する
１２ビツトのキーコードを出力する様に構成されている
。

えており、従って鍵盤回路２は５本の出力線を有してい
る。また、鍵盤回路２は、ある鍵が押鍵されたことを示
すキーオン信号ＫＯＮを出力する機能を有している。こ
の実施例ではキーオン信号ＫＯＮとして論理値“ｌ″が
使用されている。また、この鍵盤回路２には図示しない
が単音優先回路か内蔵されており、単音優先回路は複数
の鍵が同時に押鍵された場合に発音すべき音を１つに決
第（１）表に示す様に、その上位８ビツトの信号は記憶
装置４における８つのＲＡＭ１〜ＲＡＭ８のうちどのＲ
ＡＭを読み出すかを決定するＲＡＭセレクト信号であり
、下位４ビツトの信号は前記した様にクロック発生器３
０２力）ら出力されるクロッ＃ クパルスφ（０＋φｃｏ、φｌ）Ｏ＋φｔｏから１つの
クロックパルスを選択してクロックセレクタ６０２から
出力させるクロックセレクト信号である。

第１０図にキーコード発生回路３０１の１実施例を示す
。鍵盤回路２０２５本の出力線は、・一方においてエン
コーダ１１の入力側にそれぞれ接続されており、他方に
おいてオア回路１２の入力側ｌこ接続されている。エン
コー・ダ１１の出力側はラッチ回路１４の入力側に接続
され、オア回路１２の出力側はワンショット１１３のト
リガ端子に入力されている。ワンショット１１３の出力
側はラッチ回路１４のラッチ指令端子に接続されている
。

鍵盤回路２から押下鍵に対応する１本の出力線（こ論理
値”１”が出力されると、これに応じてエンコーダ１１
は第（１）表に示す１２ビツトのキーコード（ＲＡＭセ
レクト信号信号口クロックセレクト信号発生し、これが
ラッチ回路１４に入力される。

またオア回路１２は鍵盤回路２から押下鍵に対応する１
本の出力線に出力される論理値″″１”を受けて論理値
”１″を出力する。この論理値１１″がワンショット１
３のトリガ端子に入力されるため、ワンショット１６は
パルスを１つ発生する。

ラッチ回路１４はワンショット１６の出力するパルスを
そのラッチ指令端子に受けて、エンコーダ１１から出力
されている１２ビツトのキーコードをラッチして出力す
る。ここで、ラッチ回路１４は、演奏者が鍵を離鍵した
後もその鍵に対応する減衰音を発生する必要があるため
、キーコードを一時的に保持するものである。尚、ここ
で第１θ図１こ示す様にオア回路１２の出力を鍵盤回路
２から出力されるキーオン信号Ｋ　ＯＮとして利用して
も良い。

キーコード発生回路６０１から出力される１２ピントの
キーコードのうち上位８ビツトのＲＡＭセレクト信号は
記憶装置４のセレクタ４０１の入力へ子Ｂに入力されて
いる。前述した様に、このセレクタ４０１はセレクト指
定入力端子Ｓに読み出し指令信号Ｒ８（論理値＠ｏ”）
を受けているため、入力端子Ａを遮断して入力端子Ｂに
入力された信号を出力する様にセットされている。従っ
て、セレクタ４０１はキーコード発生回路３０１の出力
するＲＡＭセレクト信号をそのまま出力する。例えば鍵
盤部において鍵ｃｏが押鍵された場合には、第（１）表
に示す様にＲＡＭセレクト信号として（１，０，０，０
，０，０，０，０）が出力される。従って、キーコード
発生回路６０１の出力するキーコードの上位８ビツト（
ＲＡＭセレクト信号）のうちの第１ビツト（第１の出力
線に対応する）に限って論理値″１′″が出力され、こ
れがセレクタ４０１の入力端子Ｂに入力される。従って
、セレクタ４０１の第１の出力線に限りて論理値″１”
が出力され、この第１の出力線はＲＡＭ１の入力端子Ｔ
１に接続されてｂるため、音高ｃｏの楽音波形を読み出
すＲＡＭとしてＲＡＭｊが指定される。

−船釣に言えば、第（１）表力）ら明らかな様に、この
電子楽器に設けられた２５個の鍵は８個のグル＃　　　
　　＃ −プＣ（ＣＯ＋ＣＯ＋ＤＯ）　＊　（ＤＯｒＥＯ＋ＦＯ
）　＋　（ＦＯ！＋ＧＯ＋ＧＯ）　ｒ　（ＡＯ＊　４　
ＢＯ）　＋　（ＣＩ　＋　ＣＩ　＋ＤＩ）　＋　（ｐ？
、ｒ：、　ｌ　Ｆｌ）　１＃ （Ｆｌ＋Ｇｌ　、ａｔ）　ｊ　（Ａ１　＋Ａ？＋Ｂｌ　
）］に分割されており、を 第１のグループ（ＣｏｐＣｊＤｏ”）に属する楽音を発
生する場合にはＲＡＭセレクト信号によってＲＡＭ１が
指定される。また、第２のグループＣＤｒｅ”０ｓＦＯ
）に属する楽音を発生する場合にはＲＡＭセレクト信号
によってＲＡＭ２が指定される。即ち、一般に第ｎ（ｎ
＝ｌ、・・・、８）のグループに属する楽音を発生する
場合にはＲＡＭセレクト信号によって記憶装ｇｔ４のＲ
Ａ　Ｍ　ｎが指定される様に構成されている。従って、
この発明の電子楽器は、ある鍵が押鍵されると記憶装置
４内で押下鍵の属するグループに対応する１つのＲＡＭ
が指定され、この指定されたＲＡＭから後述するアドレ
ス信号ＡＤに従ってクロックパルスφ１゜のタイミング
で順次楽音波形ＭＷが読み出される。

また、キーコード発生回路３０１から出力される４ビツ
トのクロックセレクト信号は、第（１表に示す様に押下
鍵に応じて１つの論理値″″１′を含む様に構成されて
いる。例えば、第（１２表から明らかな様に第１グルー
プの第１音（音高Ｃｏ）の楽音を発生する場合ζこはキ
ーコード発生回路３０１からクロックセレクト信号とし
て（１，０，０゜Ｏ）が出力される。従って、第７図に
示すクロックセレクタ３０３において、入力端子Ａ１に
限って論理値″′１”が入力され他の入力端子Ａ２〜Ａ
４には論理値１０″が入力される。また、前記した様に
、クロックセレクタ３０３はその入力端子Ｆに読み出し
指令信号Ｒ８（論理値′″０″）を受けて、これによっ
てアンド回路３１〜３４に論理値１１″が入力されアン
ド回路６５に論理値１０”が入力されている。従って、
この場合にはアンド回路３１に限ってアンド条件が成立
し、クロックパルスφ。。が出力パルスφ８としてアン
ド回路３１とオア回路６７を介して出力される。即ち、
−船釣には第（１）表から明らかな様に、各グループ内
の第１音（音高Ｃ８，Ｄ、、Ｆ’ｊ、Ａｏ、ｃ、　＋Ｄ
？ｐＦ？＋Ａｌ　）の楽音を発生する場合には、キーコ
ード発生回路３０１はクロックセレクト信号として（１
，０，０，０）を出力する。従って、第７図に示すクロ
ックセレクタ３０６の入力端子Ａ１に論理値１１”が入
力され、これによってクロックパルスφ。。がクロック
パルスφ８として出力される。

参 また、各グループ内の第２音（音高Ｃ０ｔＥＯ＋ＧＯＩ
ＡＯｒＣ１ｔ”１　ｒＧｌ　＋Ａ？）の楽音を発生する
場合にはキーナ ーコード発生回路３０１からクロックセレクト信号とし
て（０，１，０，０）が出力される。従って、第７図に
示すクロックセレクタ３０３の入力端子Ａ２に論理値”
１”が入力され、これによってアンド回路６２とオア回
路６７を介して、クロックパルスφ。−が出力パルスφ
Ｓとして出力される。また、各グループ内の第３音（音
高ＤＯ＋　ＦＯ＋　ＧＯｔ　ＢＯ＊　Ｄｌ　ｔＦＩ　ｒ
Ｇｌ　＋Ｂｌ　）の楽音を発音する場合にはキーコード
発生回路３０１からクロックセレクト信号として（０，
０，１，０）が出力される。従って、第７図に示すクロ
ックセレクタ３０６の入力端子Ａ６に限って論理値“Ｉ
Ｎが入力され、これによって、アンド回路３３とオア回
路３７を介してクロックパルスφゎ。が出力パルスφＢ
として出力される。また、第８グループの第４音（音高
Ｃｔ）の楽音を発音する場合にはキーコード発生回路６
０１からクロックセレクト信号として（０，０，０゜１
）が出力される。従って第７図に示すクロックセレクタ
３０３の入力端子Ａ４に限って論理値１１″が入力され
、これによってアンド回路３４とオア回路３７を介して
クロックパルスφＤ？が出力パルスφ８として出力され
る。

この様にして、押下鍵の属するグループ内の音高順位に
応じて出力される出力パルスφＳはリングカウンタ３０
４の入力端子Ｃｉに入力され、第８図に示す様Ｉこ１／
１ｏ分周されたクロックパルスφ１　、φ１ｏ　　とし
てそれぞれ出力端子ｏｐ１．ｏｐ２カ）ら出力される。

また、押鍵と同時に鍵盤回路２から出力されるキーオン
信号ＫＯＮ（論理値“１′″）は読み出し回路３のオア
回路３０７に入力されている。従って、楽器音書き込み
動作の場合の説明（オア回路３０７にパルス信号ＯＳが
入力された場合の説明）と同様に、フリップフロップ３
０８のりセクト端子ＲＩＣ！！理値“１″が入力される
ためフリップフロップ６０８の出力端子Ｑから論理値″
０″が出力される。カウンタ３０５はそのリセット端子
Ｒにこの論理値”０”を受けてそのリセット状態を解除
し、カウンタ６０５の入力端子Ｃｉに入力されている出
力パルスφＳの計数動作を計数値”１”から開始する。

このカウンタ３０５の計数値がアドレス信号ＡＤとして
記憶装置４のＲＡＭＩ〜ＲＡＭ８のアドレス信号入力端
子Ｔ３に順次入力される。

更に、リングカウンタ６０４の出力端子ＯＰ２から出力
されるタロツクパルスφ！０が記憶装Ｍ４の各ＲＡＭｊ
〜ＲＡＭ３の入力端子Ｔ４ｊこ入力されているため、Ｒ
ＡＭセレクト信号によって指定された１つのＲＡＭはこ
のクロックパルスφ１ｏのタイミングでアドレス信号Ａ
Ｄによって指定されたアドレスに記憶している楽器音デ
ィジタルデータＴＤを楽音波形ＭＷとして順次読み出す
。

以上の説明を要約すると、電子楽器の鍵盤部である鍵が
押鍵されると、押下鍵に対応した１２ビツトのキーコー
ドが読み出し装Ｒ３のキーコード発生回路３０１から発
生される。この１２ビツトのキーコードのうち上位８ビ
ツトの信号はＲＡＭセレクト信号であり、記憶装置４の
８個のＲＡＭｊ〜ＲＡＭ８から楽音波形ＭＷを読み出す
ＲＡＭを指定する。また、１２ビツトのキーコードのう
ち下４位ビットは、クロックセレクト信号であり、この
クロックセレクト信号に応じてクロックセレクタ６０６
において４つのクロックパルスφ。。。

＃　　　　　　　参 φＣｏｔφＤｏ、φＤｏから１つのクロックパルスが選
択され、クロックパルスφＳとして出力される。この出
力パルスφ８はリングカウンタ３０４において１／１ｏ
分周されクロックパルスφ１．φ１０　　としてその出
力端子ＯＰ　１　、ＯＦ２から出力される。このうち、
クロックパルスφ１は押斂と同時ｉこカウンタ３０５で
順次計数され、その計数値が記憶装［４内で楽音波形Ｍ
Ｗを読み出すため指定されたＲＡＭ（１〜８）にアドレ
ス信号ＡＤとして出力される。

また、前記したクロックパルスφ！０が記憶装置４内の
各ＲＡＭ１〜ＲＡＭ５の入力端子Ｔ４に入力されている
ため、ＲＡＭセレクト信号によって指定された１つのＲ
ＡＭからアドレス信号ＡＤによって指定されたアドレス
に記憶されている楽器音ディジタルデータＴＤがクロッ
クパルスφｔｏのタイミングで順次読み出される。

以上の説明から明らかな様に、リングカウンタ３０４の
出力するクロックパルスφ１．φ１゜としては、押下鍵
の属するグループの音高順位に応じて幸 クロックパルスφＣｏｙφｃ０．φｌ）Ｏ＋φＤｔをそ
れぞれ１／１ｏ分周した４種類のクロックパルスが存在
する。この４種類のクロックパルス（φ宜）を順次計数
した計数値を読み出しアドレス信号ＡＤとしているため
、読み出しアドレス信号ＡＤも押下鍵の属するグループ
の音高順位に応じて４ｓ類存在することになる。この４
種類の読み出しアドレス信号ＡＤで記憶装置４のＲＡＭ
ｊ〜ＲＡＭ８にそれぞれ記憶された音高り。、Ｆｏ、・
・・、Ｇ？、Ｂ１の各楽器音を読み出す事によって、鍵
盤部に設けられた２５個の鍵の音高に対応する２５種類
の周波数の楽音波形ＭＷが出力される理由を、第（１）
表に示す各グループの第３音の場合と各グループの第１
音、第２音、第４音の場合に分けて次に説明する。

前記した楽器音書き込み動作の項で説明した様に音高Ｄ
Ｏ＋ＦＯ＋ＧＯ＊ＢＯ＋Ｄｌ＋Ｆｌ　ｔＧ？ｐＢｌの各
楽器音が、クロックパルスφ。。を１／１ｏ分周したク
ロックパルスφｌの計数値をアドレス信号ＡＤとして記
憶装置４の各ＲＡＭ［〜ＲＡＭ５に書き込まれている。

即ち、ＲＡＭ［には音高Ｄｏの楽器音が、ＲＡＭ２には
音高Ｆｏの楽器音が、以下同様にしてＲＡＭ３には音高
Ｇ？、ＲＡＭ４には音高Ｂ、、ＲＡＭ５には音高Ｄ１　
、ＲＡＭ６には音高Ｆ、、ＲＡＭ７には音高Ｇ１　、Ｒ
ＡＭ８には音高Ｂ１の各楽器音がそれぞれ記憶されてい
る。そして、これら各楽器音（ＤＯｒ　ＦＱ　＋　・・
’＋Ｂｌ）はクロックパルスφ。。にもとづき（正確に
はクロックパルスφｐｏを１／１０分周したクロックパ
ルスφ１で）各ＲＡＭ［〜ＲＡＭｌ３にそれぞれ記ｔＵ
されている。従って各ＲＡＭ　１〜ＲＡＭ８からそれぞ
れ音高ＤＯ＋ＦＯ・・・、Ｂ１の楽器音を読み出すため
には、楽器音書き込み動作時に用いたクロックパルスφ
。。を用いればよいことになる。このために、各グルー
プの第３音（音高ＤＯ＋ＦＯ・・・、Ｂ１）に相当する
いずれかの鍵が押鍵されると、前述した第（１ン表に示
す様に、ＲＡＭセレクト信号でＲＡＭ１〜ＲＡＭ５のう
ち読み出すべきＲＡＭを指定し、更にクロックセレクト
信号によってクロックパルスφＤ０を選択する様にして
いる。この様にすれば、楽器音書き込み動作時と同様に
楽器音読み出し動作時においても各ＲＡＭ［〜ＲＡ　Ｍ
　８のアドレス信号ＡＤとしてクロックパルスφＤＯを
１／１゜分周したクロックパルス４皿の計数値がカウン
タ３０５から出力される。従って、楽器音書き込み動作
の場合と同一のアドレス信号ＡＤで楽器音読み出し動作
が行なわれ、楽器音書き込み動作時と楽器音読み出し動
作時の両アドレス信号のアドレス移動速度が同一なため
、押下鍵により指定されたＲＡＭに（ＲＡＭｌ〜ＲＡＭ
８）書き込まれている楽器音ディジタルデータＴＤがそ
のまま順次読み出される。これによって音高り。、Ｆｏ
、〜、Ｂ１の楽器音が後述する様にサウンドシステム６
から発生される。

前記した様に読み出し回路３のクロック発生器３０２の
出力する４種類のクロックパルスφ（Ｏｐ＃　　　　　
　　参　　　　　　　　　　　　　　　　　　参　　　
　　＃φ（０＋φｐｏ＋φＤ０はそれぞれ音高ＣＯ＋　
ＣＯｒ　ＤＯ＋　ＤＯの本来ピッチの２　ｓ　６　ｏ（
音の周波数のクロックパルスである。ここで、周知の様
に、音高ｃｏの周波数と音高ｃｏの周波数及び音高ＣＦ
の周波数と音高り、の参 周波数及び音高り、の周波数と音高Ｄｔの周波数のそれ
ぞれの周波数比は２ｚ２であるため、４＃　　　　　　
　＃ 種類のクロックパルスφ。。、φ。。、φＤＯ＋φＤｏ
のぞれぞれの発振周波数も互いに２Ｖ″の周波数比とな
るよう−こ設定する。従って、当然の事ながらこれら４
つのクロックパルスφＣＯ＋φｃｔ、φ［）Ｏ＋φＤ？
を１／１０分周したリングカウンタ３０４から出力され
る４種類のクロックパルス（φｌ、φｓｏ）の周波数も
互いに２　Ｖｘｚの周波数比を有している。その結果、
この４種類のクロックパルス（φｌ）のカウンタ３０５
１こおける４種類の計数値の計数速度（４種類のアドレ
ス信号ＡＤのアドレス移動速度）も互いに２１／！２の
速度比を有する事ｉこなる。

また、第（１）表に示す各グループ内の第１音と第２音
及び第２音と第３音及び第３音と第４音（第８番目のグ
ループのＢ！とＣ１に限って存在すも）のそれぞれの周
波数比（例えば、第１番目のグループのＣ０と００の周
波数比）も周知の様に２′Ａ２になっている。

更に、記憶装置ｆｆ４の各ＲＡＭ　１〜ＲＡＭ３には、
音高ＤＯｔＦＯ＋ＧＯ＋ＢＯ＋ＤＩ＋Ｆｌ＋Ｇｌ＋Ｂｌ
　の各楽器音が書き込み用のアドレス信号ＡＤとしてク
ロックパルスφＤｏを１／１０分周したクロックパルス
φ１の計数値を用いて書き込まれている。

次に以上の事項を前提にして各グループの第１音、第２
音、第４音の読み出し動作について例をあげて説明する
。第（１ン表における第（１）番目のグループの第２音
（音高ＣＯ）を読み出す場合について説明すると、第（
１表から明らかな様にクロッフナ パルスφｃｏ　ヲ’／１゜分周したクロックパルスφ１
の計数値をアドレス信号ＡＤとしてＲＡＭ１を読み出す
訳であるが、このクロックパルスφｃ　Ｍ　’ｊｒ　Ｚ
。

分周したクロックパルスφ菖の計数値の計数速度（アド
レス信号移動速度）は前記した様に楽器音書き込み動作
の際に用いたクロックパルスφ。。を×。分周したクロ
ックパルスφ！の計数値の計数速度（アドレス移動速度
）に対して２−ｚ２の速度比を有している。従って、楽
器音書き込み動作に使用した’４Ｆき込み用のアドレス
信号よりもその速度比にして２〆２だけ遅いアドレス信
号でＲＡＭ１を読み出す事になる。前記した様に、楽器
音書き込み動作時に音高ｎｏの楽器音がＲＡＭ１に書き
込まれているため、音高ｐａｌこ対して周波数比にして
２ｚ２だけ低い音高ｃＴの楽音波形ＭＷがＲＡＭｊから
読み出される事になる。

即ち、この実施例では各グループの第２音の楽音波形Ｍ
Ｗは楽器音書き込み動作に用いられたアドレス信号のア
ドレス移動速度よりも速度比にして２Ｚ２だけ遅いアド
レス信号で各ＲＡＭ１〜ＲＡＭ８を読み出すことＩこよ
りて形成されるのである。全く同様にして、各グループ
の第１音の楽音波形ＭＷは楽器音書き込み動作に用いら
れたアドレス信号のアドレス移動速度よりも速度比にし
て２２Ａ２だけ遅いアドレス信号で各ＲＡＭ１〜ＲＡＭ
８を読み出すことによって形成される。また、第８グル
ープの第４音（Ｃ２）の楽音波形ＭＷは楽器音書き込み
動作に用いられたアドレス信号のアドレス移動速度より
も速度比にして２ｚ２だけ速いアドレス信号で各ＲＡＭ
１〜ＲＡＭＪ３を読み出すことによって形成される。

以上の説明から明らかな様に、第２図に示すこの発明の
１実施例では記憶装ｅ４の各ＲＡＭ１〜ＲＡＭ８に記憶
した波形を読み出す場合にその読み出し用のアドレス信
号のアドレス移動速度を種々設定することによって、１
つのＲＡＭ（１〜８）から複数の楽音波形ＭＷ（＠１番
目のグループル第７番目のグループまでは３音、第８番
目のグループは４音）を出力する様に構成されている。

尚、前記した様に各ＲＡＭ１〜ＲＡＭ７の読み出し動作
は３種類の出力パルスφＢ（φｐ（ＩｓφＣ？、φ。。

）をもとにして行なわれ、ＲＡＭ５の読み出し動作は４
ｆｉ類の出力パルスφＳ（φＤｔ、φＤｏｓφ。。、φ
。。）をもとにして行なわれている。従って、厳密に言
えば、カウンタ３０５がこれらの４種類のクロックパル
スφＣＯ＋φ（０＋φＤＯ＋φｏ０を出力パルスφｓと
して計数する場合、各クロックパルスφ。。、φ。宮、
φ９゜。

参 φｏ０の発振周波数が互いに異なるため、例えばカウン
タ３０５がクロックパルスφＣｏを計数値１からその最
大計数値まで計数するのに要する時間とカウンタ３０５
がクロックパルスφ。。を計数値１からその最大計数値
まで計数するのに要する時間とを比較すると前者の方が
長く後者の方が短くなる。従って、第（１）表に示す各
グループ内の第１音と第２音を読み出す場合、記憶装置
４から楽音波形ＭＷが出力されるのに要する時間は、第
１音の方が第２音よりも長くなる。同様に、第（１）表
に示す各グループ内の第２音と第３音では第２音の方が
第３音より長くなる。また第（１）表に示す第８グルー
プの第３音（Ｂ１）と第４音（Ｃ２）では第３音の方が
長くなる。しかしながら、実際にはこの様な時間差は各
グループが３鍵ずつ程度で構成されているため非常に短
く問題はない。

また、ＲＡＭ［〜ＲＡＭ８としてはＩＭビット程度のも
のを使用すれば、例えば周波数６４Ｈ２の楽音は１波長
２５６サンプル点で５秒以上記憶することができる。従
りて、通常のギターやペース等の減衰音は十分に記憶す
ることができ同等問題はない。

この様にして記憶装置４のＲＡＭ１〜ＲＡＭ３から押下
針の音高に対応して読み出される楽器音ディジタルデー
タＴＤは、読み出しのタイミングと同じクロックパルス
φ１（１のタイミングで（即ち、読み出しと同時に）：
ｌｌＦｌチッチ４０２でラッチされ、Ｄ／Ａコンバータ
４０３でアナログ信号に変換された後、楽音波形ＭＷと
してキーヤ５に入力される。キーヤ５は、このアナログ
楽音波形ＭＷに適宜の音量エンベロープを付与するもの
である。

即ち、押鍵と同時に鍵盤１回路２から出力されるキーオ
ン信号ＫＯＮによってエンベロープ波形発生器５０１力
１らエンベロープ波形ＥＶが出力される。

電圧制御型増幅器５０２はこのエンベロープ波形Ｅｖを
制御電圧入力端子ＣＮに受け、このエンベロープ波形Ｅ
ｖに従って記憶装置４から出力されるアナログ楽音波形
ＭＷの振幅を制御する。こうして適宜の音量エンベロー
プが付与されたアナログ楽音波形ＭＷは低域通過フィル
タ５０３を介してサウンドシステム６に出力される。

しめ）し、実施例の音量エンベロープ付与は通常の電子
楽器の音量エンベロープ付与と多少異った点がある。即
ち、この発明の実施例では、実際の楽器音（Ｄｏ　＋Ｆ
４１＋　”・ｌ　Ｂ１）が記憶装置４の各ＲＡＭ１〜Ｒ
ＡＭ８にそれぞれ記憶されている。従って各ＲＡＭ１〜
ＲＡＭ５には既に音量エンベロープが付与されている楽
音波形が記憶されている訳である。通常の波形メモリ読
み出し方式の電子楽器などにはこの様にエンベロープが
既に付与されている波形が記憶されていることはなく、
従って周知の様に第１１図に示す様な持続音形のエンベ
ローブ波形ＥＶをエンベロープ発生器が出力する様に構
成されている。しかし、この発明の電子楽器は音量エン
ベａ−ブが付与された波形が記憶装置４内の各ＲＡＭ１
〜ＲＡＪ３に記憶されるため、次の様にして適正な音量
エンベロープをアナログ楽音波形ＭＷＪこ付与する様に
している。

即ち、第２図に示すキーヤ５のエンベロープ波形発生器
５０１は、第１２図に示す様な波形形状のエンベロープ
波形ＥＶを出力し、更ｌこ第１２図に示すエンベロープ
波形においてその立ち上り時刻１１／から減衰開始時刻
ｔｌまでのサスティ時間τと減衰開始時刻１２′から減
衰終了時刻ｔ３′までＤＴ の減衰時間２ＤＴの関係が　　　ミＫ（一定値）τ の関係になる様に構成されている。エンベロープ波形ｇ
ｖの減衰時間２ＤＴは、第２図に示すキーヤ５のエンベ
ロープ波形発生器５０１に付設されている減衰時間調整
用可変抵抗５１によって調整可能に構成されている。可
変抵抗５１によって２ＤＴを長く設定すれば、第１３図
囚に示す様に、ＤＴ これに応じて　　　＝Ｋ（一定値）の関係に基いτ てサスティン時間τも長くなり、可変抵抗５１によりて
２ＤＴを短く設定すれば、第１４図（Ａ）に示す様に上
記関係に基いてサスティン時間τも短くなる。従って、
減衰時間２ＤＴ　（サスティン時間τ）を長く設定した
場合にはサスティン時間τの期間内１こ記憶装置４内の
ＲＡＭ（Ｉ〜８）に記憶されている全波形（楽器音ディ
ジタルデータＴＤ郡）がアナログ楽音波形ＭＷとして第
１３図（Ｂ）に示す様にそのまま出力される。この場合
にはこのアナログ楽音波形ＭＷは電圧制御型増幅器５０
１によって常に同一のレベルで振幅変調されるため自然
楽器の楽器音に付与されている音量エンベロープがその
まま利用される事になる。また、減衰時間２ＤＴ　（サ
スティン時間τ）を短く設定した場合には、第１４図囚
に示す様なエンベロープ波形ＥＶが電圧制御型増幅器５
０２の制御電圧入力端子に入力されるため、記憶装置４
からアナログ楽音波形として第１３図（明こ示す様な波
形が出力されても、電圧制御型増幅器５０２において上
記エンベロープ波形ＥＶ（第１４図（４））に応じて振
幅制御されるため、第１４図（Ｂ）に示す様に音量エン
ベロープが付与されたアナログ楽音波形ＭＷが出力され
る。

以上の様な動作をするエンベロープ波形発生器５０２の
一実施例を第１５図に示す。即ち減衰時間調整用可変抵
抗５１の一端は一方において＋Ｖボルトの電圧源に接続
され他方において定数Ｋを設定するための可変抵抗５２
の一端に接続され、減衰時間調整用可変抵抗５１の他端
はアースされている。可変抵抗５２の他端は可変抵抗５
１の摺動端子とエンベロープ波形発生回路５７の入力端
子ＤＩＣ接続され、可変抵抗５２の摺動端子は電圧／電
流変換器５４の入力側に接続されている。電圧／’１ｍ
！流変換器５４の出力側はダイオード５５を介して一方
においてワンショット５３に接続され他方においてコン
デンサ５６の一端に接続されている。コンデンサ５６の
他端はアースされており、ワンショット５３のトリガ端
子Ｔにはキーオン信号ＫＯＮが入力されている。ワンシ
ョット５３の出力端子ｏｐはエンベロープ波形発生回路
５７のキーオン信号入力端子Ｅに接続されている。

ここで、可変抵抗５２の摺動端子は適宜の位置に固定さ
れており、前記した様にこれによって実質的に定数Ｋが
設定される。また、ワンショット５３は次の様な機能を
有している。即ち、そのトリが端子Ｔにキーオン信号Ｋ
ＯＮが入力されるとコンデンサ５６に充電されている電
荷を電圧／電流変換器５４の出力する電流値で放電し、
放電が開始（キーオン信号ＫＯＮの発生時）されてから
終了に至る期間のパルス幅を有するパルスを出力端子Ｐ
から出力する。後述する様にこのパルスが新たなキーオ
ン信号ＫＯＮとしてエンベロープ波形発生回路５７の入
力端子Ｅに入力される。また、ワンショット５３はキー
オン信号ＫＯＮがそのトリガ端子Ｔに入力されなくなる
と、コンデンサ５６を充電する。またエンベロープ波形
発生回路５７は第１５図（Ｂ）ｌこ示す様な通常の電子
楽器に用いられているものであり、その入力端子Ａ−Ｅ
に各種信号を受けて第１１図に示す様なエンベロープ波
形ｇｖを出力するものである。ただし、サスティンレベ
ル設定入力端子Ａは最大レベルの信号が入力され、また
アタック時間設定入力端子Ｂとファウストディケイ時間
設定入力端子Ｃとには最小レベルの信号が入力されてい
る。これによって、第１１図に示すエンベロープ波形Ｅ
ｖｉこかえて第１２図１こ示す様なエンベロープ波形Ｅ
Ｖを発生する。

次にこのエンベロープ波形発生器５０１の動作について
説明する。減衰時間１ｐｌ！Ｉ用の可変抵抗５１を矢印
Ｐ１の方向に摺動させその摺動端子をアース電位に近ず
けると、これに比例して可変抵抗５２の摺動端子の出力
電圧も低下する。この出力電圧が電圧／電流変換器５４
に入力されるためその出力電流は微小電流になる。また
可変抵抗５１の出力電圧がエンベロープ波形発生回路５
７のセカンドデイケイ時間設定入力端子りに入力される
ため、セカンドデイケイ時間２ＤＴはこの出力電圧に応
じた期間（この場合は長い）に設定される。このセカン
ドデイケイ時間２ＤＴ　（第１１図参照）は＠１２図の
減衰時間２ＤＴに等しい。

ここで、電子楽器の鍵盤部である鍵が押鍵されると鍵盤
回路２からキーオン信号ＫＯＮが出力され、これが第１
５図（４）に示すワンショット５３のトリが端子Ｔに入
力される。従って、ワンシｍｙ）５３はコンデンサ５６
に充電されていた電荷の放電を開始させ、これは前記し
た様に電圧／電流変換器５４の出力電流に応じた値の電
流１こよって行われる。従って、その放電時間は非常に
長くなる。

これと同時にワンショット５３は出力端子ＯＰからその
パルス幅がコンデンサ５６の放電時間に等しいパルスを
１つ出力する。この場合放電電流が微小電流に設定され
るためこのパルス幅は広いものになる。エンベロープ波
形発生回路５７はこの長いパルスを新たなキーオン信号
ＫＯＮ’として入力端子Ｅに受は第１３図（４）に示す
様な長いサスティン時間τのエンベロープ波形ｇｖを電
圧制御型増幅器５０２（第２図）の制御電圧入力端子Ｃ
Ｎへ出力する。従って、この場合には第１３図中）に示
す様なアナログ楽音波形ＭＷが電圧制御増幅器５０２か
ら出力される。

逆に、減衰時間調整用の可変抵抗５１を矢印Ｐ２の方向
に摺動させその摺動端子を＋Ｖの電位に近ずけると、こ
れに比例して可変抵抗５２の摺動端子の出力電圧も増加
する。この出力電圧が電圧／電流変換器５４に入力され
るためその出力電流も大電流になる。また、可変抵抗５
１の摺動端子の出力電圧がエンベロープ波形発生回路５
７のセカンドデイケイ時間設定入力端子りに入力されて
いるためこのセカンドデイケイ時間２ＤＴはこの出力電
圧に応じた期間（この場合は短い）に設定される。ここ
で、電子楽器の鍵盤部である鍵が押鍵されると鍵盤回路
２からキーオン信号ＫＯＮが出力され、これが第１５図
（４）に示すワンショット５３のトリが端子Ｔに入力さ
れる。従りて、ワンショット５３はコンデンサ５６に充
電されていた電荷の放電を開始させ、これは前記した様
に電圧／電流変換器５４の出力電流に応じた値の電流に
よって行なわれる。従って、この場合にはその放電時間
は非常に短いものになる。これと同時にワンショット５
６は出力端子ＯＰからそのパルス幅がコンデンサ５６の
放電時間に等しいパルスを出力する。この場合、このパ
ルスのパルス幅は非常に狭いものになる。エンベロープ
波形発生回路５７はこの短いパルスを新たなキーオン信
号ＩＣＯＨ２として入力端子Ｅに受け、第１４図（Ｎに
示す様な短いサスティン時間τのエンベロープ波形ＥＶ
を電圧制御型増幅器５０２の制御電圧入力端子ＣＮへ出
力する。従って、この場合には第１４図（Ｂ）ζこ示す
様なアナログ楽音波形ＭＷが電圧制御型増幅器５０２力
１ら出力される。

以上の説明から明らめ）な様に減衰時間ｙ４ａ用可変抵
抗５１を矢印Ｐ１の方向に設定すれば、第１３図（４）
に示す様なサスティン時間τ及び減衰時間２ＤＴの長い
エンベロープ波形ＥＶが形成され、記憶装！４のＲＡＭ
Ｉ〜ＲＡＭ５に記憶されている楽器音にもとから付与さ
れている音量エンベロープがそのまま利用できる。また
減衰時間調整用可変抵抗５１を矢印Ｐ２の方向に設定す
れば、第１４図（４）に示す様なサスティン時間τの短
いエンベロープ波形ＥＶが形成され、第１１図参照）に
示す様な音量エンベロープが付与された楽音波形ＭＷが
形成される。

ここで、電圧／電流変換器５４は通常指数関係の電圧／
電流変換を行なう様に構成されている。

これは、１ンベロ一プ波形発生回路５７が通常その入力
端子Ｂ−Ｄに入力される時間に関する電圧信号を指数変
換して利用する様に構成されているＤＴ ため、　　　＝Ｋ（定数）の関係（比例関係）にτ ある減衰時間２ＤＴの片方だけを指数変換して他方を指
数変換しないと不合理だからである。従って、もしエン
ベループ波形発生回路５７が入力端子Ａ−Ｅに入力され
る各種信号を指数変換しないで利用する型のものであれ
ば電圧／電流変換器も通常の指数変換を行なわないリニ
アタイプのもので良い。ここで、エンベロープ波形発生
回路５７が時間に関する電圧信号をその内部で指数変換
して利用する理由は、単にその可変範囲を大きくするた
めのみでなく、時間設定を容易にする事にも関連する。

以上の様にして第２図に示す記憶装置４から出力された
楽音波形はキーヤ５の電圧制御型振幅器５０２で音量エ
ンベロープが付与された後、ａ！２図に示す様に低域通
過フィルタ５０３に入力される。この理由は、記憶回路
４の２ツチ回路４０２から出力されるのは８ビツトのデ
ィジタル信号であり、Ｄ／Ａコンバータ４０６はこれを
アナログ信号（楽音波形ＭＷ）に変換している。しかし
、Ｄ／Ａコンバータ４０６の出力するアナログ信号（楽
音波形ＭＷ）はディジタル信号を変換したものであるた
め、階段状のアナログ信号になっている。キーヤ５の低
域通過フィルタ５０３はこの階段変化を除去してなめら
かに変化する楽音波形ＭＷを形成するために設けられた
ものである。

以上の様にしてキーヤ５−こおいて適正に音量エンベロ
ープを付与された楽音波形ＭＷはサウンドシステム６に
入力されて、楽音として発生される、尚、以上に説明し
た第２図に示す実施例においで、記憶装置４のＲＡＭｆ
〜ＲＡＭ８の楽器音ディジタルデータ入力端子Ｔ５と出
力端子Ｔ６を同一端子で共用する様にＲＡＭｊ〜ＲＡＭ
３のチップを構成すれば、楽器音書き込み動作時に各Ｒ
ＡＭ１〜ＲＡＭ８に書き込まれる楽器音をモニタするこ
とができる。

また、書き込み回路１のＡ／Ｄコンバータ１０４と記憶
装置４のＤ／Ａコンバータ４０３はその変換特性さえ互
いに一致していれば良く、そのリニアリティなどは問題
にならない。例えばＡ／Ｄコンバータ１０４の特性を第
１６図（４）に示す様１こ対数変換特性とし、Ｄ／Ａコ
ンバータ４０３の特性を第１６図（Ｂ）に示す様にその
逆変換特性とすれば、たかだか８ビツトの楽器音ディジ
タルデータＴＤでも十分に振幅の大きい大きな楽音を表
現することができる。

尚、第２図に示した実施例において記憶装置４の各ＲＡ
ＭＩ〜ＲＡＭ８としては比較的大容量のものが要求され
る。第１７図は、ＲＡＭＩ〜ＲＡＭ８としてこの様な大
容量のＲＡＭを用いずに容量がＩＫビット程度のＲＡＭ
を多数設けて各ＲＡＭ１〜ＲＡＭ８を構成したブロック
図である。

このＲＡＭｊ　（ＲＡＭ２〜ＲＡＭ３）は１２８個のＩ
Ｋビット程度のＲＡＭｒａｍｌ　〜ｒａｍ１２Ｂを用い
ている。即ち、第２図に示す読み出し回路６のカウンタ
６０５から出力される１７ビツトのアドレス信号ＡＤの
上位７ビツトがデコーダ４１に入力され下位ｌＯビット
が各ｒａｍ１〜ｒａｍ１２８の入力端子ｔｓに入力され
ている。デコーダ４１は１２８本の出力線を有しており
各出力線はそれぞれ第１７図に示す様にアンド回路Ａ１
〜Ａ１２８の入力側ζこ接続されている。また、アンド
回路ＡＯの入力側には読み出し回路６のリングカウンタ
３０４の出力端子ＯＰ２から出力されるクロックパルス
φ１ｏと記憶装置４のセレクタ４０１から出力されるＲ
ＡＭセレクト信号が入力されている。アンド回路ＡＯの
出力側は各アンド回路Ａ１〜Ａ１２８の入力側に接続さ
れている。また、アンド回路人１〜Ａ１２８の出力側は
それぞれ対応するｒａｍ（１〜１２８）の入力端子１１
に接続されている。また、各ｒａｍ１〜ｒａｍ１２８の
入力端子ｔ！には書き込み指令信号ＷＲ又は読み出し指
令信号Ｒ８が入力される。また、各ｒａｍｊ〜ｆｌＪｍ
１２８の入力端子１．には書き込み回路１のＡ／Ｄコン
バータ１０４（第２図）から楽器音ディジタルデータＴ
Ｄが入力される。

ここで、各ｒａｍｊ〜ｒａｍ　ｊ　２５は入力端子ｔ。

に書き込み指令信号ＷＳ（論理値”１”）又は読み出し
指令信号Ｒ８（論理値”ｏ”）のいずれか一方を受けて
指定された動作を行なう様にセクトされる。また、第１
７図に示す様に、それぞれの信号（アドレス信号ＡＤ、
ＲＡＭセレクト信号、クロックパルスφ１０ｓ楽器音デ
ィジタルデータＴＤ、書き込み指令信号ＷＳ（読み出し
指令信号Ｒ８））が入力される記憶装置４０の各入力端
子はａ！２図ニ示す記憶装置４の各ＲＡＭ１〜ＲＡＭ８
の入力端子Ｔ１〜で５にそれぞれ対応している。

読み出し回路３のカウンタ３０５から出力はれるアドレ
ス信号ＡＤの上位７ビツトは７３ｍセレクト信号ｒｓで
ありデコーダ４１でデコードされ、デコーダ４１はその
デコード値に対応する１本の出力線に限って論理値′″
１″を出力し、これが対応する１つのアンド回路（Ａｌ
〜ＡＩ　２８）に入力される。またアドレス信号ＡＤの
下位１０ビツトは各ｒａｍｌ〜ｒａｍ１２ｆ３の入力端
子ｔ１　にアドレス信号ＡＤ’として入力されている。

従って、この対応する１つのアンド回路（Ａｔ−Ａ１２
８）は、ＲＡＭセレクト信号がアンド回路ＡＯに入力さ
れている場合には、アンド回路ＡＯに入力されているク
ロックパルスφ１０のタイミングで、対応する１つのｒ
ａｍ（１〜ｔ　２８）の入力端子ｔ１に入力される。こ
れによって、書き込み指令信号ＷＳ又は読み出し指令信
号（Ｒ８）のいずれか一方の信号によって指定された動
作を行なう１つのｒＢｍが指定される訳である。また、
アドレス信号ＡＤの下位ｌＯビットは各ｒａｍｌ〜ｒａ
ｍｊ’１８の入力端子ｔ３にアドレス信号ＡＤ’として
共通に入力されている。従って、上記した動作によって
指定されたｒａｍがこのアドレス信号ＡＤ’に従って、
書き込み指令信号ＷＳ又は読み出し指令信号Ｒ３のいず
れか一方の信号によりて指定された動作を行なう。即ち
、書き込み動作が指定されている場合には入力端子１．
に入力されている楽器音ディジタルデータ信号ＴＤが順
次記憶され、読み出し動作が指定されている場合には出
力端子ｔ６かも記憶されている楽器音ディジタルデータ
ＴＤが楽音波形ＭＷとして読み出される。

ここで、読み出し装置６のカウンタ６０５から出力され
ているアドレス信号ＡＤの上位７ビツトをｒａｍ（ｊ〜
１２８）を指定するために用い、下位ｌＯビットを指定
されたｒａｍのアドレス信号ＡＤ’としているため、ｒ
ａｍ（１〜１２Ｂ）の新たな指定は、その前に指定され
たｒａｍの全アドレスについて上記２つの動作のうち指
定された動作が完了した後に行なわれる。

〔発明の効果〕

以上の説明から明らかなように、この発明によれば、書
込みが指示されたとき直ちに書込み動作を行うのではな
く、外部から入力される音の立上がりを検出し、この音
の立上がりに同期して書込み用アドレス信号の発生を所
定の開始アドレスから開始することにより該音の波形デ
ータを記憶手段に記憶させるようにし、１つ楽音信号発
生指令に対応して読出し用アドレス信号の発生を該所定
の開始アドレスから開始することにより該記憶手段の記
憶波形データを順次読み出すようにしたので、楽音信号
発生指令に対応して直ちに音の立上り部分から正しく読
出しが行われることになり、楽音信号発生指令に対応し
て正しく楽音信号を発生することができる、という効果
を奏する。また。

読み出された波形データに基づき得られる楽音信号に対
して音量エンベロープを付与するようにすることにより
、外部音サンプリング方式の電子楽器としての演奏性能
を一層高めることができる。

更にこの発明によれば、遅延手段による遅延制御により
、立上がり検出手段における音の立上がり検出に要する
時間を確保することができ、音の立上がり検出以前に、
記憶手段に対してディジタル波形データが供給されない
ようにすることができるので、外部より入力された音の
ディジタル波形データを、その先頭をカットすることな
く、先頭から正確に記憶手段に書き込むことができると
いう効果を奏する。従って、立上がり検出の際の回路動
作等の時間遅れを考慮した書込みが行われることになり
、その結果、楽音信号発生指令に対応して音の立上り部
分から正しく読出しが行われることになり、楽音信号発
生指令に対応して正しく楽音信号を発生することができ
る。

【図面の簡単な説明】

第１図はこの発明に係る電子楽器の一実施例を示す概略
ブロック図、第２図は同実施例の詳細例を示すブロック
図、第３図（Ａ）、（Ｂ）、（Ｃ）はこの明細書に添付
する図面で使用する各種論理素子の表示方法を示す図、
第４図は第２図に示した実施例の電子楽器に記憶する楽
器音波形の１例を示す波形図、第５図（Ａ）〜（Ｅ）は
第２図に示した実施例の書き込み回路１の動作を説明す
るためのタイミングチャート、篤６図は第２図に示した
実施例の検波回路の１例を示す回路図、第７図は第２図
に示した実施例のクロックセレクタの１例を示す回路図
、第８図は第２図に示した実施例のリングカウンタの動
作状態を示すタイミングチャート、第９図は第２図に示
した実施例の記憶装置の楽器音書き込み動作を説明する
ためのタイミングチャート、第１０図は第２図に示した
実施例のキーコード発生回路の１例を示す回路図、第１
１図は従来の電子楽器のエンベロープ波形発生装置が出
力するエンベロープ波形の１例を示す波形図、第１２図
は第２図に示した実施例のエンベロープ波形発生器を出
力する一般的なエンベロープ波形の波形形状を示す波形
図、第１３図（Ａ）、第１４図（Ａ）はエンベロープ波
形の波形形状の例を示す波形図、第１３図（Ｂ）、第１
４図（Ｂ）は電圧制御型増幅器の出力波形を示す波形図
、第１５図（Ａ）は第２図に示した実施例のエンベロー
プ波形発生装置の１例を示す回路図、第１５図（Ｂ）は
従来の電子楽器に用いられているエンベロープ波形発生
装置の１例を示す図、第１６図（Ａ）は第２図に示した
実施例のＡ／Ｄコンバータの特性の１例を示す特性曲線
図、第１６図（Ｂ）は第２図に示した実施例のＤ／Ａコ
ンバータの特性の１例を示す特性曲線図、第１７図は第
２図に示した実施例のランダムアクセスメモリの他の例
を示すブロック図である。 １・・・書み込み装置　　　２・・・鍵盤回路３・・・
読み出し装［４・・・記憶装置５・・・キーヤ、　　　
　　　６・・・サウンドシステムＲＡＭｌ−ＲＡＭ８．
ｒａｍｌ〜ｒａｍ１２８−ランダムアクセスメモリ 第８図

Claims (2)

【特許請求の範囲】
1. （１）書込みと読出しが可能なランダムアクセスメモリ
   からなる記憶手段と、 外部から入力される音に対応した複数周期からなるディ
   ジタル波形データを前記記憶手段の書込みデータ入力に
   供給する供給手段と、 書込みを指示するための操作手段と、 外部から入力される前記音の立上がりを検出する立上が
   り検出手段と、 前記操作手段により書込みが指示されたとき、前記立上
   がり検出手段により検出した前記音の立上がりに同期し
   て書込み用アドレス信号の発生を所定の開始アドレスか
   ら開始し、前記ディジタル波形データをこのアドレス信
   号によって指定された前記記憶手段内のアドレスに順次
   書き込み、他方、楽音信号発生指令に対応して読出し用
   アドレス信号の発生を前記開始アドレスから開始し、こ
   のアドレス信号によって指定された前記記憶手段内のア
   ドレスから前記ディジタル波形データを順次読み出すア
   ドレス信号発生手段と、 前記記憶手段から読み出された波形データに基づき得ら
   れる楽音信号に対して音量エンベロープを付与するエン
   ベロープ付与手段と を具える電子楽器。
2. （２）書込みと読出しが可能なランダムアクセスメモリ
   からなる記憶手段と、 外部から入力される音に対応した複数周期からなるディ
   ジタル波形データを前記記憶手段の書込みデータ入力に
   供給する供給手段と、 書込みを指示するための操作手段と、 外部から入力される前記音の立上がりを検出する立上が
   り検出手段と、 前記立上がり検出手段に対する前記音の信号入力タイミ
   ングよりも前記記憶手段に対する前記ディジタル波形デ
   ータの供給タイミングを所定時間遅らせる遅延手段と、 前記操作手段により書込みが指示されたとき、前記立上
   がり検出手段により検出した前記音の立上がりに同期し
   て書込み用アドレス信号の発生を所定の開始アドレスか
   ら開始し、前記ディジタル波形データをこのアドレス信
   号によって指定された前記記憶手段内のアドレスに順次
   書き込み、他方、楽音信号発生指令に対応して読出し用
   アドレス信号の発生を前記開始アドレスから開始し、こ
   のアドレス信号によって指定された前記記憶手段内のア
   ドレスから前記ディジタル波形データを順次読み出すア
   ドレス信号発生手段と を具え、前記記憶手段から読み出された波形データに基
   づき楽音信号を発生するようにした電子楽器。