JPH0314319A - ラダー抵抗回路 - Google Patents
ラダー抵抗回路Info
- Publication number
- JPH0314319A JPH0314319A JP15015889A JP15015889A JPH0314319A JP H0314319 A JPH0314319 A JP H0314319A JP 15015889 A JP15015889 A JP 15015889A JP 15015889 A JP15015889 A JP 15015889A JP H0314319 A JPH0314319 A JP H0314319A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance
- circuit
- ladder
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く本発明の産業上の利用分野〉
本発明はラダー抵抗回路に関する。
く従来技術と解決すべき課題〉
ラダー抵抗回路は所定の信号を任意に重み付けされた信
号に変換する回路に用いられている。
号に変換する回路に用いられている。
特にディジタル信号をそのディジタル値に応じて重み付
けしたアナログ信号に変換するためのディジタルーアナ
ログ変換回路（以下Ｄ−Ａ変換回路と記す）で（よ、第
３図に示すようなＲ−２Ｒ型のラダー抵抗回路を使用す
る場合が多い。
けしたアナログ信号に変換するためのディジタルーアナ
ログ変換回路（以下Ｄ−Ａ変換回路と記す）で（よ、第
３図に示すようなＲ−２Ｒ型のラダー抵抗回路を使用す
る場合が多い。
このラダー抵抗回路は、抵抗値Ｒの抵抗「】と抵抗値２
Ｒの抵抗「２とをラダー型に接続し、端側の抵抗接続点
ａを抵抗値２Ｒの抵抗「０で終端し、各接続点ａ〜ｄに
定電圧源あるいは定電流源（図示せず）をデイジタル信
号により接続したり切離したりすることで、他端側の抵
抗接続点ｄに接続された抵抗値２Ｒの負荷抵抗ｒ３に対
してディジタル信号に応じて重み付けられた電流を流す
ようにしている。
Ｒの抵抗「２とをラダー型に接続し、端側の抵抗接続点
ａを抵抗値２Ｒの抵抗「０で終端し、各接続点ａ〜ｄに
定電圧源あるいは定電流源（図示せず）をデイジタル信
号により接続したり切離したりすることで、他端側の抵
抗接続点ｄに接続された抵抗値２Ｒの負荷抵抗ｒ３に対
してディジタル信号に応じて重み付けられた電流を流す
ようにしている。
例えば抵抗接続点ａに電流Ｉの定電流源が接続されると
、負荷抵抗ｒ３側へ向う電流１／３は、各抵抗接続点ｂ
，ｃ，ｄで１／２ずつ分岐され、負荷抵抗「３には電流
Ｉ／２４が流れる。また、抵抗接続点ｂに電流Ｉの定電
流源が接続されると２倍のＮ流Ｉ／１２が負荷抵抗「３
に流れる。
、負荷抵抗ｒ３側へ向う電流１／３は、各抵抗接続点ｂ
，ｃ，ｄで１／２ずつ分岐され、負荷抵抗「３には電流
Ｉ／２４が流れる。また、抵抗接続点ｂに電流Ｉの定電
流源が接続されると２倍のＮ流Ｉ／１２が負荷抵抗「３
に流れる。
以下同様に抵抗接続点ＣからはＩ／６、抵抗接続点ｄか
らはＩ／３という電流が負荷抵抗「３に供給されるため
、電流の供給制御を例えば４ビツト並列のディジタル信
号に応じて行なえば、このディジタル値に比例した電流
を負荷抵抗ｒ３に流すことができる。
らはＩ／３という電流が負荷抵抗「３に供給されるため
、電流の供給制御を例えば４ビツト並列のディジタル信
号に応じて行なえば、このディジタル値に比例した電流
を負荷抵抗ｒ３に流すことができる。
このようにして重み付けされた信号を他の回路へ出力さ
せる場合、従来は負荷抵抗ｒ３の両端の電圧信号を、入
力インピーダンスの大きな演算増幅器１で受けて、出力
するようにしている。
せる場合、従来は負荷抵抗ｒ３の両端の電圧信号を、入
力インピーダンスの大きな演算増幅器１で受けて、出力
するようにしている。
ところが、このラダー抵抗回路に対する電源供給の切換
速度が著しく速い（例えば数１００Ｍ口２以上）場合、
前記のように応答速度の低い演算増幅器で受ける方法を
用いることができない。
速度が著しく速い（例えば数１００Ｍ口２以上）場合、
前記のように応答速度の低い演算増幅器で受ける方法を
用いることができない。
このため、第４図に示すようにラダー低杭回路の最端の
抵抗接続点ｄから特性インピーダンスＺ（＝２Ｒ）の伝
送路２を介して負荷回路３の入力抵抗ｒ＋ （＝２Ｒ
）に直接接続して整合をとろうとする方法が考えられる
が、伝送路２からみたラダー抵抗回路側の抵抗がＲとな
ってしまい整合が完全とはならない。
抵抗接続点ｄから特性インピーダンスＺ（＝２Ｒ）の伝
送路２を介して負荷回路３の入力抵抗ｒ＋ （＝２Ｒ
）に直接接続して整合をとろうとする方法が考えられる
が、伝送路２からみたラダー抵抗回路側の抵抗がＲとな
ってしまい整合が完全とはならない。
また、第５図のように、抵抗接続点ｄから抵抗ｒ１と伝
送路４ （Ｚ＝Ｒ）を直列に接続し、負荷回路５の入力
抵抗ｒｓ （＝Ｒ）に接続するようにした場合も、伝
送路４からみたラダー抵抗回路側の抵抗が２Ｒとなって
しまい整合が不完全となり、重み付けされた信号をＪ確
に伝送することができない。
送路４ （Ｚ＝Ｒ）を直列に接続し、負荷回路５の入力
抵抗ｒｓ （＝Ｒ）に接続するようにした場合も、伝
送路４からみたラダー抵抗回路側の抵抗が２Ｒとなって
しまい整合が不完全となり、重み付けされた信号をＪ確
に伝送することができない。
本発明はこの課題を解決したラダー抵抗回路を提供する
ことを目的としている。
ことを目的としている。
く課題を解決するための手段〉
前記課題を解決するために本発明・のラダー抵抗回路は
、 特性インピーダンス２の伝送路に接続されるＲ−２Ｒ型
のラダー抵抗回路であって、 抵抗値２・Ｚ／３と４・Ｚ／３の抵抗をラダー型に接続
した回路の最端の抵抗接続点と、伝送路との間に抵抗値
Ｚ／３の抵抗を直列に接続している。
、 特性インピーダンス２の伝送路に接続されるＲ−２Ｒ型
のラダー抵抗回路であって、 抵抗値２・Ｚ／３と４・Ｚ／３の抵抗をラダー型に接続
した回路の最端の抵抗接続点と、伝送路との間に抵抗値
Ｚ／３の抵抗を直列に接続している。
く作用〉
したがって、最端の抵抗接続点から負荷回路側をみた直
流抵抗は４・Ｚ／３となり、各抵抗接続点での電流等分
性は失われず、伝送路からみたラダー抵抗回路側の抵抗
はＺとなり高周波的にも整合がとれる。
流抵抗は４・Ｚ／３となり、各抵抗接続点での電流等分
性は失われず、伝送路からみたラダー抵抗回路側の抵抗
はＺとなり高周波的にも整合がとれる。
く本発明の実施例〉（第１〜２図）
以下、図面に基づいて本発明の一実施例を説明する。
第１図は、一実施例のラダー抵抗回路を用いた３ビット
のＤ−Ａ変換回路を示す図である。
のＤ−Ａ変換回路を示す図である。
第１図において１１〜１３は定電流源であり、例えば３
６ｍＡの定電流を流すように構成されている。
６ｍＡの定電流を流すように構成されている。
１７〜１９は、３ビット並列のディジタル信号Ｄｏ〜Ｄ
１の“′口”レベノレによってオンするアナログスイッ
チであり、高速動作が可能な接合型ＦＥＴ等でｔＩＩ，
或されている。
１の“′口”レベノレによってオンするアナログスイッ
チであり、高速動作が可能な接合型ＦＥＴ等でｔＩＩ，
或されている。
２０はＲ−２Ｒ型ラダー抵抗回路（以下ラダー抵抗回路
と記す）であり、抵抗ｒ８は伝送ケーブル２１の特性イ
ンピーダンスＺ （５０Ω）に対してその２／３に相当
する抵抗値３３．３０に設定されており、抵抗ｒ７は抵
抗ｒＱの２倍の６６．６Ωに設定されている。
と記す）であり、抵抗ｒ８は伝送ケーブル２１の特性イ
ンピーダンスＺ （５０Ω）に対してその２／３に相当
する抵抗値３３．３０に設定されており、抵抗ｒ７は抵
抗ｒＱの２倍の６６．６Ωに設定されている。
なお抵抗ｒ７ ＝は、このラダー抵抗回路２０の一端側
を終端するために抵抗値３３．３Ωに設定されている。
を終端するために抵抗値３３．３Ωに設定されている。
このＤ−Ａ変換回路は負電源で動作するように構成され
ており、ラダー抵抗回路２０の抵抗接続点Ｐｏ−Ｐ２が
アナログスイッチ１７〜１９を介して定電流源１１〜１
３に接続されると、アース電位側から各抵抗接続点ＰＧ
”Ｐ２に電流が集り、アナログスイッチ１７〜１９には
負電源（−Ｖ）側へそれぞれ３６ｍＡずつの電流が流れ
ることになる。
ており、ラダー抵抗回路２０の抵抗接続点Ｐｏ−Ｐ２が
アナログスイッチ１７〜１９を介して定電流源１１〜１
３に接続されると、アース電位側から各抵抗接続点ＰＧ
”Ｐ２に電流が集り、アナログスイッチ１７〜１９には
負電源（−Ｖ）側へそれぞれ３６ｍＡずつの電流が流れ
ることになる。
ラダー抵抗回路２０の他端側、即ち最端の抵抗接続点Ｐ
２にはＺ／３に相当する抵抗値１６．７０の整合用抵抗
ｒ８が伝送ケーブル２１と直列に接続されている。また
伝送ケーブル２１の他端側に接続された負荷回路２２の
入力抵抗ｒ９は伝送ケーブルの特性インピーダンスと等
しい５０Ωとなっている。
２にはＺ／３に相当する抵抗値１６．７０の整合用抵抗
ｒ８が伝送ケーブル２１と直列に接続されている。また
伝送ケーブル２１の他端側に接続された負荷回路２２の
入力抵抗ｒ９は伝送ケーブルの特性インピーダンスと等
しい５０Ωとなっている。
このように４”ｌｔ或されたＤ−Ａ変換回路に対して例
えばディジタル値” Ｏ Ｏ １″のディジタル信号Ｄ
ｏ−０２が入力されると、アナログスイッチ１７がオン
するため、負荷回路２２の入力抵抗ｒ３からラダー抵抗
回路２０の抵抗接続点Ｐ２へ向って３ｍＡ （＝３６／
１ ２）の電流が流れる。
えばディジタル値” Ｏ Ｏ １″のディジタル信号Ｄ
ｏ−０２が入力されると、アナログスイッチ１７がオン
するため、負荷回路２２の入力抵抗ｒ３からラダー抵抗
回路２０の抵抗接続点Ｐ２へ向って３ｍＡ （＝３６／
１ ２）の電流が流れる。
同様にディジタル値′゛０１０′のデイジタル信号が入
力されると、アナログスイッチ１Ｂがオンし、負荷回路
２２の入力抵抗「３には６ｍＡの電流が流れる。
力されると、アナログスイッチ１Ｂがオンし、負荷回路
２２の入力抵抗「３には６ｍＡの電流が流れる。
以下同様にディジタル値に比例した出力電流が第２図に
示すように入力抵抗ｒ９に供給されることになる。
示すように入力抵抗ｒ９に供給されることになる。
なお、ディジタル＠号の切換えが高速であっても、伝送
ケーブル２１からラダー抵抗回路側をみたインピーダン
スは、５０Ω（＝３３．３＋１６．７）となって伝送ケ
ーブル２１の特性インピーダンスＺおよび負荷回路２２
の入力抵抗ｒ３と等しいため、良好な整合状態で電流の
高速伝達が行なわれる。
ケーブル２１からラダー抵抗回路側をみたインピーダン
スは、５０Ω（＝３３．３＋１６．７）となって伝送ケ
ーブル２１の特性インピーダンスＺおよび負荷回路２２
の入力抵抗ｒ３と等しいため、良好な整合状態で電流の
高速伝達が行なわれる。
く本発明の他の実施例〉
なお、前記実施例は３ビットのＤ−Ａ変換回路に本発明
の一実施例のラダー抵抗回路を用いた場合について説明
したが、これは本発明を限定するものではなく、同種の
ラダー抵抗回路を用いている回路についても同様に適用
することができる。
の一実施例のラダー抵抗回路を用いた場合について説明
したが、これは本発明を限定するものではなく、同種の
ラダー抵抗回路を用いている回路についても同様に適用
することができる。
また、前記実施例は５０Ω系の伝送路を用いた場合につ
いて説明したが，伝送路の特性インピーダンスに対して
、ラダー抵抗回路の抵抗値や整合用抵抗の抵抗値の比を
変えないように設定すれば、任意の伝送路に対して適用
することができ、例えば７５Ωの伝送路に対しては、整
合用抵抗「８を２５０、ラダー用の抵抗ｒ６、ｒ７をそ
れぞれ５０Ω、１００Ωにすればよい。
いて説明したが，伝送路の特性インピーダンスに対して
、ラダー抵抗回路の抵抗値や整合用抵抗の抵抗値の比を
変えないように設定すれば、任意の伝送路に対して適用
することができ、例えば７５Ωの伝送路に対しては、整
合用抵抗「８を２５０、ラダー用の抵抗ｒ６、ｒ７をそ
れぞれ５０Ω、１００Ωにすればよい。
〈本発明の効果〉
本発明のラダー抵抗回路は、前記説明のように、インピ
ーダンス２の伝送路と、抵抗値２・Ｚ／３、４・Ｚ／３
の抵抗からなるラダー抵抗の最端の抵抗接続点との間に
抵抗値Ｚ／３の抵抗を直列に接続しているため、伝送路
からラダー抵抗側をみた抵抗が、伝送路のインピーダン
スに等しくなり、高速で重み付けされた信号を完全な整
合状態で正確に伝送することができる。
ーダンス２の伝送路と、抵抗値２・Ｚ／３、４・Ｚ／３
の抵抗からなるラダー抵抗の最端の抵抗接続点との間に
抵抗値Ｚ／３の抵抗を直列に接続しているため、伝送路
からラダー抵抗側をみた抵抗が、伝送路のインピーダン
スに等しくなり、高速で重み付けされた信号を完全な整
合状態で正確に伝送することができる。
第１図は本発明の一実施例のラダー抵抗回路を用いたＤ
−Ａ変換回路を示す回路図、第２図は第１図の動作を説
明するための入出力対応図である。 第３図は、従来回路を示す回路図、第４図および第５図
は伝送路を用いた場合の要部回路図である。 １１〜１３・・・・・・定霜流源、１７〜１９・・・・
・・アナログスイッチ、２０・・・・・・Ｒ−２Ｒ型ラ
ダー抵抗回路、２１・・・・・・伝送ケーブル、２２・
・・・・・負荷回路、「８・・・・・・整合用抵抗。 ２０ 第１ 図
−Ａ変換回路を示す回路図、第２図は第１図の動作を説
明するための入出力対応図である。 第３図は、従来回路を示す回路図、第４図および第５図
は伝送路を用いた場合の要部回路図である。 １１〜１３・・・・・・定霜流源、１７〜１９・・・・
・・アナログスイッチ、２０・・・・・・Ｒ−２Ｒ型ラ
ダー抵抗回路、２１・・・・・・伝送ケーブル、２２・
・・・・・負荷回路、「８・・・・・・整合用抵抗。 ２０ 第１ 図
Claims (1)
- 【特許請求の範囲】 特性インピーダンスＺの伝送路に接続されるＲ−２Ｒ型
のラダー抵抗回路であって、 抵抗値２・Ｚ／３と４・Ｚ／３の抵抗をラダー型に接続
した回路の最端の抵抗接続点と前記伝送路との間に抵抗
値Ｚ／３の抵抗を直列に接続したことを特徴とするラダ
ー抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15015889A JPH0314319A (ja) | 1989-06-13 | 1989-06-13 | ラダー抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15015889A JPH0314319A (ja) | 1989-06-13 | 1989-06-13 | ラダー抵抗回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314319A true JPH0314319A (ja) | 1991-01-23 |
Family
ID=15490772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15015889A Pending JPH0314319A (ja) | 1989-06-13 | 1989-06-13 | ラダー抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314319A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011058367A2 (en) | 2009-11-13 | 2011-05-19 | Astrazeneca Ab | Diagnostic test for predicting responsiveness to treatment with poly(adp-ribose) polymerase (parp) inhibitor |
| WO2014156653A1 (ja) | 2013-03-27 | 2014-10-02 | 株式会社ワコール | 股付き衣類 |
-
1989
- 1989-06-13 JP JP15015889A patent/JPH0314319A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011058367A2 (en) | 2009-11-13 | 2011-05-19 | Astrazeneca Ab | Diagnostic test for predicting responsiveness to treatment with poly(adp-ribose) polymerase (parp) inhibitor |
| WO2014156653A1 (ja) | 2013-03-27 | 2014-10-02 | 株式会社ワコール | 股付き衣類 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2024850C (en) | Amplifying with directly coupled, cascaded amplifiers | |
| GB2210221A (en) | Programmable gain amplifier | |
| JPH0314319A (ja) | ラダー抵抗回路 | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| EP0079681A2 (en) | Bipolar digital to analog converter | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| CN117278043A (zh) | 一种大电流驱动可调输出电压范围的数模转换电路 | |
| JPH0228829B2 (ja) | Denryuudenatsuhenkankairo | |
| JPS6220078Y2 (ja) | ||
| JPS6220079Y2 (ja) | ||
| JPH02116206A (ja) | 電圧電流変換回路 | |
| JPH0535619Y2 (ja) | ||
| JPH0127298Y2 (ja) | ||
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JPH01273416A (ja) | レベル・シフト回路 | |
| US5175623A (en) | Method and apparatus for linear video mixer with digital control | |
| SU1190278A1 (ru) | Преобразователь напр жени в его абсолютное значение | |
| JPH03759Y2 (ja) | ||
| JPS60256820A (ja) | 内燃機関用電磁負荷の電流制御装置 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPS6029047A (ja) | 電圧出力形デジタルアナログ変換器 | |
| JPH01264014A (ja) | ダイオードスイッチ回路 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| SU1310998A1 (ru) | Преобразователь напр жени в ток | |
| JPH0136363Y2 (ja) |