JPH03145217A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は差動増幅回路に関し、例えばＡＤコンバータ
の出力段に設けられている差動増幅回路に関する。

〔従来の技術〕

第３図はＡＤコンバータの出力段に設けられてバッファ
ーアンプの役目をする従来の差動増幅回路を示す回路図
である。図においてＱｌは入力段のＰＮＰ　トランジス
タであり、ベースが入力端子１に接続され、エミッタが
トランジスタＱ２のベースに接続されるとともに定電流
源１１を介し電源ｖＣＣに接続され、コレクタがＧＮＤ
に接続されている。Ｄｌはダイオードであり、カソード
がトランジスタＱｌのエミッタに、アノードがトランジ
スタＱｌのベースに各々接続されている。入力端子１に
はＡＤコンバータの出力が与えられている。

Ｑ２．Ｑ３は差動対を構成するＰＮＰ　）ランジスタで
ある。トランジスタＱ、Ｑ３のエミッタは共通接続され
、この共通接続点は定電流源Ｉ２を介し電源Ｖ。０に接
続されている。Ｑ４は入力段のＰＮＰトランジスタであ
り、ベースが入力端子２に接続され、エミッタがトラン
ジスタＱ３のベースに接続されるとともに定電流源１３
を介し電源ｖｃｃに接続され、コレクタがＧＮＤに接続
されている。Ｄ２はダイオードであり、カソードがトラ
ンジスタ０４′のエミッタに、アノードが入力端子２に
各々接続されている。

Ｑ５．Ｑ６はカレントミラー回路を構成するＮＰＮトラ
ンジスタである。トランジスタＱ　　、ＱＢのベースは
共通接続されている。トランジスタＱ　のコレクタはト
ランジスタＱ２のコレクタに、エミッタがＧＮＤに各々
接続されている。トランジスタＱＢは、コレクタがトラ
ンジスタＱ３のコレクタに、エミッタがＧＮＤに各々接
続されるとともに、ベースとコレクタが共通接続されて
いる。

３は出力バッファ回路、Ｃ１は発振防止用のコンデンサ
である。出力バッファ回路３は、ＮＰＮトランジスタＱ
　　、Ｑ　　、Ｑ　　５ＰＮＰトランシフ　　８　９ ゲタＱ　　抵抗Ｒ１ルベルシフト用のダイオ−Ｏ− ドＤ　　、Ｄ　　及び定電流源Ｉ４より成る。トラン４ ジスタＱ７は、ベースがトランジスタＱ２のコレゲタに
、コレクタが電源ｖｃｃに、エミッタが抵抗Ｒｔを介し
ＧＮＤに各々接続されている。トランジスタＱ８は、ベ
ースがトランジスタＱ７のエミッタに、エミッタがＧＮ
Ｄに、コレクタがダイオードＤ、Ｄ４の直列回路体と定
電流源、■　を介４ し電源Ｖ。Ｃに各々接続されている；発振防止用のコン
デンサＣは、トランジスタＱ７のベースとトランジスタ
Ｑ８のコレクタとの間に接続されており、４トランジス
タＱ７のベースを介して与えられるトランジスタＱ２の
コレクタ出力中に含まれる雑音を除去し、出力端子４の
出力が発振するのを防止する。トランジスタＱ９は出力
段のトランジスタであり、ベースがダイオードＤ３のア
ノードと定電流源Ｉ４との共通接続点に、コレクタが電
源ｖｃｃに、エミッタが出力端子４に各々接続されてい
る。トランジスタＱｌｏも出力段のトランジスタであり
、ベースがトランジスタＱ８のコレクタに、エミッタが
出力端子４に、コレクタがＧＮＤに各々接続されている
。なお、入力端子２と出力端子４とは短絡されるか、フ
ィードバック回路を介して接続されており、入力端子２
の電圧は出力端子４の電圧に追従するものとする。

次に動作について説明する。入力端子１．２の入力端子
が等しく安定状態にある場合、トランジスタＱ　のコレ
クタ電流’Ｃ２とトランジスタＱ３のコレクタ電流Ｉ。

３は等しくなる。一方、入力端子１，２の入力電圧が等
しくなくなると、トランジスタＱ　のベース・エミッタ
間電圧Ｖ　　とト２　　　　　　　　　　　　　　　Ｂ
６２ランジスタＱ３のベース・エミッタ間電圧ｖ　Ｂ１
０との間に電位差ΔｖＢＥ（−ＶＢＥ２−ｖＢＥ３）が
発生する。このような状態になるとトランジスタＱ２．
Ｑ３のコレクタ電流比Ｉ。２／ＩＣ３は次式で決定され
る。

ＩＣ２”Ｖ〜 一ε　　　　　　　　　　　・・・（１）Ｃ３ ｖ　：トランジスタのサーマルボルージ今、入力端子１
の電圧が入力端子２の電圧よりも低くなると　Ｖ　　　
＞Ｖ　　　となる。この場合、ＢＦ２　　　　８Ｅ３ ΔＶＢＥは正となり、ΔＶＢＥ／ＶＴ＞ｏとなる。従っ
て、（１）式よりＩＣ３”Ｃ２となる。トランジスタＱ
、Ｑ６はカレントミラー回路を構成しておす、トランジ
スタＱ５のコレクタ電流■Ｃ５はトランジスタＱ６のコ
レクタ電流■Ｃ６により決定される。また、’ＣＢ＝Ｉ
Ｃ３となるため’　Ｃ５＝　’　Ｃ３となり、コンデン
サＣはＩＣ２’Ｃ５の差電流、っます’Ｃ２’Ｃ３なる
差電流により充電される。コンデンサＣＩの充電により
、コンデンサｃ１の充電電圧がトランジスタＱ７のベー
ス・エミッタ間電圧Ｖ　　とトランジスタＱ８のベース
・エミッタＥ７ 間電圧Ｖ　　の和よりも大きくなるとトランジスＥ８ 夕Ｑ　　、Ｑ　　がオンし、定電流源■４の電流はダ８ イオードＤ　　、Ｄ　　及びトランジスタＱ８を通り４ ＧＮＤに抜ける。すると、トランジスＱ９がオフする一
方、トランジスタＱ１ｏはオンする。そのため、出力端
子４の電位は下がり、入力端子２の電位も下がるので入
力端子１．２の電位は等しくなる。

一方、入力端子１の電圧が入力端子２の電圧よりも高く
なるとｖ　　くｖ　　となる。この場合、ＢＦ２　　８
Ｅ３ ΔＶ　は負となり、ΔｖＢＥ／ｖＴく０となる。従Ｅ って、　（１）式よりＩｃ３〉Ｉｃ２となり、コンデン
サＣ１はＩ。３−ＩＣ２なる差電流により放電される。

コンデンサＣの放電により、コンデンサＣ１の充電電圧
がＶ　　＋Ｖ　　よりも小さくなるとトＢＥ７　　８Ｅ
８ ランジスタＱ　　、Ｑ　　はオフし、定電流源■４の８ 電流はトランジスタＱ、Ｑ１ｏのベースに流れ込む。す
ると、トランジスタＱ９がオンする一方、トランジスタ
Ｑ１ｏはオフする。そのため、出力端子４の電位は上が
り、入力端子２の電位も上がるので入力端子１．２の電
位は等しくなる。

〔発明が解決しようとする課題〕

従来の差動増幅器は発振防止用のコンデンサＣ１の充放
電をトランジスタＱ２のコレクタ電流！。２とトランジ
スタＱ　のコレクタ電流！。３の差電流でしか行えない
ため、トランジスタＣＩの充放電に時間がかかり、出力
の立上り、立下りが第４図に示すように遅くなるという
問題点がある。この問題点の解決法として定電流源■２
の電流量■　を多くしてコレクタ電流１゜２と’Ｃ３の
差分を大きくすることにより、コンデンサＣ１の充放電
の時間を短くして出力の立下り、立上りを早くすること
か考えられる。しかし、定電流源■２の電流量Ｉ２を大
きくすると回路全体に流れる電流（回路電流）が大きく
なったり、■　／２ｖＴで与えられる伝達コンダクタン
スが大きくなり、発振が増加するという問題点があった
。

この発明は上記のような問題点を解決するためになされ
たもので、回路電流を増加させることなく出力の立下り
、立上りが早い差動増幅器を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る差動増幅器は、第１及び第２の入力端子
と、出力端子と、制御電極が第１の入力端子に、一方電
極が第１の電位に各々接続された第１導電型の第１のト
ランジスタと、制御電極が第２の入力端子に、一方電極
が第１のトランジスタの一方電極に接続され、第１のト
ランジスタとともに差動対を構成する第１導電型の第２
のトランジスタと、一方電極が第１のトランジスタの他
方電極に、他方電極が第２の電位に各々接続された第２
導電型の第３のトランジスタと、制御電極が第３のトラ
ンジスタの制御電極に接続され、方電極が自身の制御電
極に接続されるとともに第２のトランジスタの他方電極
にも接続され、他方電極が第２の電位に接続され、第３
のトランジスタとともにカレントミラー回路を構成する
第２導電型の第４のトランジスタと、制御電極が第１の
トランジスタの制御電極に、一方電極が第３のトランジ
スタの一方電極に、他方電極が第２のトランジスタの制
御電極に各々接続された第１導電型の第５のトランジス
タと、制御電極が第５のトランジスタの他方電極に、一
方電極が第４のトランジスタの一方電極に、他方電極が
第５のトランジスタの制御電極に各々接続された第１導
電型の第６のトランジスタと、第３のトランジスタの一
方電極に接続され、第１．第２の入力端子への入力信号
のレベル差に応じ充放電されるコンデンサと、制御電極
がコンデンサに、一方電極が第１の電位に、他方電極が
出力端子に各々接続され、コンデンサの充電電圧に応じ
てオン／オフする第２導電型の第７のトランジスタと、
制御Ｗ１極がコンデンサに、一方電極が前記出力端子に
、他方電極が第２の電位に各々接続され、コンデンサの
充電電圧に応じて第７のトランジスタのオン／オフとは
逆極性にオン／オフする第１導電型の第８のトランジス
タとを備えている。

〔作用〕

この発明における第５のトランジスタは、第２の入力端
子の電圧が第１の入力端子の電圧より所定値だけ高くな
るとオンし、第３のトランジスタのコレクタに電流を供
給する。第３のトランジスタのコレクタ電流はこの第３
のトランジスタとともにカレントミラーを構成する第４
のトランジスタのコレクタ電流により規制されているの
で、第５のトランジスタのオンによる電流はコンデンサ
の充電電流となり、それだけコンデンサの充電電流が増
大する。一方、第６のトランジスタは、第１の入力端子
の電圧が第２の入力端子の電圧より所定値だけ高くなる
とオンし、第４のトランジスタのコレクタに電流を供給
する。すると第４のトランジスタと−ともにカレントミ
ラー回路を構成する第３のトランジスタのコレクタ電流
が増加する。

この増加した電流はコンデンサの放電電流となり、それ
だけコンデンサの放電電流が増大する。

〔実施例〕

第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図である。図において、第３図に示した従来例との
相違点は、発振防止用のコンデンサＣ１の充放電回路５
を新たに設けたことである。

充放電回路５は、ＰＮＰ　）ランジスタＱ１□、Ｑ１□
より成る。トランジスタＱｌｌは、ベースがトランジス
タＱ２のベースに、コレクタがトランジスタＱ５のコレ
クタに、エミッタがトランジスタＱ３のベースに各々接
続されている。トランジスタＱ１２は、ベースがトラン
ジスタＱｌｌのエミッタに、コレクタがトランジスタＱ
Ｂのコレクタに、エミッタがトランジスタＱ１１のベー
スに各々接続されている。その他の構成は従来と同様で
ある。

次に動作について説明する。入力端子１．２の電圧が等
しい場合、トランジスタＱ１１”１２の各々のベースと
エミッタとの電位は等しくなり、これらのトランジスタ
はオフする。従って、従来同様１　−１　　となり、コ
ンデンサＣ１は充放電さＣ２Ｃ３ れず、出力端子４の電位も変化せず、入力端子１゜２の
電位も等しく安定状態のままである。

次に、安定状態がくずれ、第２図に示すように入力端子
１の電圧が入力端子２の電圧よりもステップ状に高くな
った場合について説明する。この場合、入力端子１と入
力端子２との電圧差は充放電回路５を構成するトランジ
スタＱ１□のベース・エミッタ間電圧ｖＢＥ１２よりも
大きくなるのでトランジスタＱ１２がＯＮする。トラン
ジスタＱ１２がＯＮすると、カレントミラー回路を構成
するトランジスタＱＢのコレクタ電流ｌＣ６が増加する
。これにより、トランジスタＱ５のコレクタ電流■Ｃ５
が増加する。つまり、コンデンサＣ１の放電電流は従来
よりも増加することになり、コンデンサＣ１の放電時間
が従来よりも短くなる。そのため、コンデンサＣ１の充
電電圧は従来よりも早＜ｖＢＰ、７＋ｖＢＥ８よりも小
さくなり、トランジスタＱ７゜Ｑ８がオフするのが早く
なる。そのため、第２図に示すように出力端子４の電圧
の立上りが早くなる。出力端子４の電圧の上昇に伴い゛
、入力端子２の電圧も上昇する。そして、入力端子１と
入力端子２の電圧差がトランジスタＱ１２のベース・エ
ミッタ間電圧Ｖ　　より小さくなるとトランジスタＥ１
２ Ｑ１□はオフし、従来と同様の動作によりコンデンサＣ
１が放電される。そのため、出力端子４の電圧の立−上
りの変化は第２図に示すように傾きに段差がついたもの
になる。その後、入力端子２の電圧が上昇し、入力端子
１の電圧と等しくなるとコンデンサＣ１の放電はなくな
り、安定状態になる。

次に、安定状態がくずれ、第２図に示すように入力端子
１の電圧が入力端子２の電圧よりもステップ状に低くな
った場合について説明する。この場合入力端子１を入力
端子２の電圧差は、充放電回路５を構成するトランジス
タＱ１．のベース・エミッタ間電圧Ｖ　　よりも大きく
なるのでトランＥＩＩ ジスタＱ　がＯＮする。トランジスタＱｌｌがＯＮ１ すると、カレントミラー回路を構成するトランジスタＱ
５のコレクタに供給される電流が増加する。

一方、トランジスタＱ５のコレクタ電流ＩＣ５はトラン
ジスタＱ　のコレクタ電流ｌ。６に等しくなるよう規制
される。従って、トランジスタＱ１１がＯＮすることに
より増加した電流は、充電電流としてコンデンサＣＩに
与えられる。その結果、コンデンサＣ１の充電時間が短
くなる。そのため、コンデンサＣの充電電圧は従来より
も早＜■ＢＥ７＋Ｖ　　よりも大きくなり、トランジス
タＱ７゜Ｅ８ Ｑ８がオンするのが早くなる。そのため、第２図に示す
ように、出力端子４の電圧の立下りが早くなる。出力端
子４の電圧の下降に伴い、入力端子２の電圧も下降する
。そして、入力端子１と入力端子２の電圧差がトランジ
スタＱｌｌのベース・エミッタ間電圧Ｖ　　より小さく
なるとトランジスＥＩＩ 夕Ｑ１□はオフし、従来と同様の動作によりコンデンサ
Ｃ１に充電が行われる。そのため、出力端子４の電圧の
立下りの変化は第２図に示すように傾きに段差がついた
ものとなる。その後、入力端子２の電圧が下降し入力端
子１の電圧と等しくなるとコンデンサＣ１の充電はなく
なり、安定状態になる。以上のように入力端子１，２の
差電圧が、トランジスタＱＱ　　のベース・エミッタ間
型１１’　　１２ 圧Ｖ　　あるいはＶ　　よりも大きくなると、トＢＥＩ
Ｉ　　　　　　ＢＥ１２ ランジスタＱ　あるいはＱ１２がオンし、コンチン１ すＣ１の充放電を早くするようにしたので、出力端子４
の立上り、立上りが早くなる。

なお、上記実施例で示したレベルシフト用のダイオード
Ｄ　　、Ｄ　　は必ずしも設ける必要はない。

４ また、上記実施例で示したトランジスタ、ダイオードを
逆の導電型にして同様の回路を構成することも可能であ
り、この場合にも上記実施例と同様の効果が得られる。

〔発明の効果〕

以上のように、この発明によれば、制御電極が第１のト
ランジスタの制御電極に、一方電極が第３のトランジス
タの一方電極に、他方電極が第２のトランジスタの制御
電極に各々接続された第１導電型の第５のトランジスタ
と、制御電極が第５のトランジスタの他方電極に、一方
電極が第４のトランジスタの一方電極に、他方電極が第
５のトランジスタの制御電極に各々接続された第１導電
型の第６のトランジスタとを設け、第２の入力端子の電
圧が第１の入力端子の電圧より所定値だけ高くなると第
５のトランジスタがオンし、第１のトランジスタのコレ
クタ電流に加算して第３のトランジスタのコレクタに電
流を供給し、一方、第１の入力端子の電圧が第２の入力
端子の電圧より所定値だけ高くなると第６のトランジス
タがオンし、第２のトランジスタのコレクタ電流に加算
して第４のトランジスタのコレクタに電流を供給するよ
うにしたので、第５のトランジスタがオンした場合には
、コンデンサの充電電流が増大し、第６のトランジスタ
がオンした場合にはコンデンサの放電電流が増大する。

その結果、コンデンサの充放電時間が早くなり、出力の
立上り、立下りが早くなるという効果がある。

【図面の簡単な説明】

第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図、第２図は第１図に示した回路の動作を説明する
ための図、第３図は従来の差動増幅回路を示す回路図、
第４図は第３図に示した回路の動作を説明するための図
である。 図において、１及び２は入力端子、４は出力端子、Ｑ、
Ｑ、Ｑ　　　Ｑ　　及びＱ１２はＰＮＰト２　　３　　
１０’　　１１ ランジスタ、Ｑ　　、Ｑ　　及びＱ９はＮＰＮトラン６ ジスタである。 なお、各図中同一符号は同一または相当部分を示す。 第 １ 図 ４：出力端子 Ｑ２．Ｑ３．Ｑ＋ｏ、Ｑｎ書Ｑ１２：ＰＮＰトランジス
タＱｓ、Ｑｓ、Ｑｓ：　ＮＰＮｈランジスタ第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）第１及び第２の入力端子と、 出力端子と、 制御電極が前記第１の入力端子に、一方電極が第１の電
   位に各々接続された第１導電型の第１のトランジスタと
   、 制御電極が前記第２の入力端子に、一方電極が前記第１
   のトランジスタの一方電極に接続され、前記第１のトラ
   ンジスタとともに差動対を構成する第１導電型の第２の
   トランジスタと、 一方電極が前記第１のトランジスタの他方電極に、他方
   電極が第２の電位に各々接続された第２導電型の第３の
   トランジスタと、 制御電極が前記第３のトランジスタの制御電極に接続さ
   れ、一方電極が自身の制御電極に接続されるとともに前
   記第２のトランジスタの他方電極に接続され、他方電極
   が前記第２の電位に接続され、前記第３のトランジスタ
   とともにカレントミラー回路を構成する第２導電型の第
   ４のトランジスタと、 制御電極が前記第１のトランジスタの制御電極に、一方
   電極が前記第３のトランジスタの一方電極に、他方電極
   が前記第２のトランジスタの制御電極に各々接続された
   第１導電型の第５のトランジスタと、 制御電極が前記第５のトランジスタの他方電極に、一方
   電極が前記第４のトランジスタの一方電極に、他方電極
   が前記第５のトランジスタの制御電極に各々接続された
   第１導電型の第６のトランジスタと、 前記第３のトランジスタの一方電極に接続され、前記第
   １、第２の入力端子への入力信号のレベル差に応じ充放
   電されるコンデンサと、 制御電極が前記コンデンサに、一方電極が前記第１の電
   位に、他方電極が前記出力端子に各々接続され、前記コ
   ンデンサの充電電圧に応じてオン／オフする第２導電型
   の第７のトランジスタと、制御電極が前記コンデンサに
   、一方電極が前記出力端子に、他方電極が前記第２の電
   位に各々接続され、前記コンデンサの充電電圧に応じて
   前記第７のトランジスタのオン／オフとは逆極性にオン
   ／オフする第１導電型の第８のトランジスタとを備えた
   差動増幅回路。