JPH03145838A - 複数装置間の並列データの転送方式 - Google Patents
複数装置間の並列データの転送方式Info
- Publication number
- JPH03145838A JPH03145838A JP28540689A JP28540689A JPH03145838A JP H03145838 A JPH03145838 A JP H03145838A JP 28540689 A JP28540689 A JP 28540689A JP 28540689 A JP28540689 A JP 28540689A JP H03145838 A JPH03145838 A JP H03145838A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- address
- devices
- parallel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
データ通信における複数装置間の並列データの転送方式
に関し、 最小限の信号線と、限定された転送手順で簡易な装置相
互間のデータ転送を行う複数装置間の並列データの転送
方式を提供することを目的とし、複数の装置の間でデー
タバスを介して互いに所定の複数ビットの並列データの
授受を行うシステムの複数装置間の並列データの転送方
式において、前記各装置毎にアドレスを割り当て、複数
の装置に接続され、各装置の動作状態を監視してアドレ
ス信号を順次切り替えて複数の装置に送出する転送制御
部を設け、転送制御部から送出されるアドレス信号を受
信して、指定されたアドレス信号に対応する装置では応
答信号及び並列データを送出する入/出力部を各装置に
設け、転送制御部からの装置の呼び出し制御と対応する
装置の応答制御により、複数の装置間で所定の複数ビッ
トの並列データの授受を行うように構成する。
に関し、 最小限の信号線と、限定された転送手順で簡易な装置相
互間のデータ転送を行う複数装置間の並列データの転送
方式を提供することを目的とし、複数の装置の間でデー
タバスを介して互いに所定の複数ビットの並列データの
授受を行うシステムの複数装置間の並列データの転送方
式において、前記各装置毎にアドレスを割り当て、複数
の装置に接続され、各装置の動作状態を監視してアドレ
ス信号を順次切り替えて複数の装置に送出する転送制御
部を設け、転送制御部から送出されるアドレス信号を受
信して、指定されたアドレス信号に対応する装置では応
答信号及び並列データを送出する入/出力部を各装置に
設け、転送制御部からの装置の呼び出し制御と対応する
装置の応答制御により、複数の装置間で所定の複数ビッ
トの並列データの授受を行うように構成する。
本発明は、データ通信における複数装置間の並列データ
の転送方式の改良に関するものである。
の転送方式の改良に関するものである。
この際、最小限の信号線と、限定された転送手順で簡易
な装置相互間のデータ転送を行う複数装置間の並列デー
タの転送方式が要望されている。
な装置相互間のデータ転送を行う複数装置間の並列デー
タの転送方式が要望されている。
第5図は従来例の装置間転送方式を示すブロック図であ
る。
る。
第5図(a)は1対10入出力インタフエース部(以下
DI/Doと称する)接続方式を示す図であり、同図に
おいて、各装置A、B、C及びDはDI/D011〜1
−3を有し1−1〜1−3を介して、互いに他の装置と
接続されている。例えば装置Aから装置Bにバイト又は
ワード単位の並列信号データを転送する時、信号データ
の1ビツトを送出中のデータが有効であることを示すR
EADY信号として付加する。今の場合装置Bでは、こ
のREADY信号を受信しそのデータが有効であること
を知り、信号データの受信を行う。
DI/Doと称する)接続方式を示す図であり、同図に
おいて、各装置A、B、C及びDはDI/D011〜1
−3を有し1−1〜1−3を介して、互いに他の装置と
接続されている。例えば装置Aから装置Bにバイト又は
ワード単位の並列信号データを転送する時、信号データ
の1ビツトを送出中のデータが有効であることを示すR
EADY信号として付加する。今の場合装置Bでは、こ
のREADY信号を受信しそのデータが有効であること
を知り、信号データの受信を行う。
他の装置間の信号データの授受についても、同様にして
行う。
行う。
又、第5図(1))はマルチドロップ形式による方式を
示す図であり、同図の場合、装置A、B、C及びDは互
いに汎用インタフェースバス(GeneralPurp
ose Interface Bus 、以下GPIB
と称する)により接続されている。これは例えばパーソ
ナルコンピュータ(以下パソコンと称する)が複数の測
定器の測定データを収集する場合などに使用される。例
えば装置Aがパソコンに相当し、装置B、C及びDが測
定器となる。
示す図であり、同図の場合、装置A、B、C及びDは互
いに汎用インタフェースバス(GeneralPurp
ose Interface Bus 、以下GPIB
と称する)により接続されている。これは例えばパーソ
ナルコンピュータ(以下パソコンと称する)が複数の測
定器の測定データを収集する場合などに使用される。例
えば装置Aがパソコンに相当し、装置B、C及びDが測
定器となる。
この場合、装置A(パソコン)は測定データを収集する
ための測定器のアドレスを指定した信号(例えば装置B
の測定器を指定したとする)をGPIBに送出する。ア
ドレス指定信号は装置B、C及びDにおいて受信される
が、今の場合装置Bの測定器を指定しているため装置B
では受信及び測定データの転送をOKとする信号を装置
A(パソコン)に送出する。その後、並列ビット(例え
ば8ビツト)の測定データを装置iAに送出する。この
時、測定データの種類によって装置AにおいてこれをL
!l!liするための識別信号を、同時に送出する。
ための測定器のアドレスを指定した信号(例えば装置B
の測定器を指定したとする)をGPIBに送出する。ア
ドレス指定信号は装置B、C及びDにおいて受信される
が、今の場合装置Bの測定器を指定しているため装置B
では受信及び測定データの転送をOKとする信号を装置
A(パソコン)に送出する。その後、並列ビット(例え
ば8ビツト)の測定データを装置iAに送出する。この
時、測定データの種類によって装置AにおいてこれをL
!l!liするための識別信号を、同時に送出する。
装置Aではこの並列ビットの測定データを受信し、装置
A内のcpu (図示しない)において装置Bからの
データであることを認識し受信した測定データの演算処
理を行う。
A内のcpu (図示しない)において装置Bからの
データであることを認識し受信した測定データの演算処
理を行う。
他の装置C又はDと装置A(パソコン)との間のアドレ
ス信号のやりとり、及び測定データの授受についても、
同様にして行われる。
ス信号のやりとり、及び測定データの授受についても、
同様にして行われる。
このようにして複数装置間の並列データの転送を行って
いた。
いた。
しかしながら上述のデータ転送方式においては、第5図
(a)の場合には使用される装置の数だけDI/DO及
び接続線(ケーブル)が必要となり、装置の数が多くな
った時には上記DI/Do及び接続線が膨大な量となり
、多大のコストがかかるいう問題点があった。
(a)の場合には使用される装置の数だけDI/DO及
び接続線(ケーブル)が必要となり、装置の数が多くな
った時には上記DI/Do及び接続線が膨大な量となり
、多大のコストがかかるいう問題点があった。
又、同図(b)の場合にはデータの転送手順が取り決め
られており、データの送出以前に送信元/受信元の設定
が個々に必要となり各装置において取り扱いが面倒で、
かつソフトウェアが複雑になるという問題点があった。
られており、データの送出以前に送信元/受信元の設定
が個々に必要となり各装置において取り扱いが面倒で、
かつソフトウェアが複雑になるという問題点があった。
したがって本発明の目的は、最小限の信号線と限定され
た転送手順で、簡易な装置相互間のデータ転送を行う複
数装置間の並列データの転送方式を提供することにある
。
た転送手順で、簡易な装置相互間のデータ転送を行う複
数装置間の並列データの転送方式を提供することにある
。
上記問題点は第1図に示す装置の構成によって解決され
る。
る。
部ち第1図において、複数の装置30−1〜30−nの
間でデータバスを介して互いに所定の複数ビットの並列
データの授受を行うシステムの複数装置間の並列データ
の転送方式において、前記各装置毎にアドレスを割り当
てる。
間でデータバスを介して互いに所定の複数ビットの並列
データの授受を行うシステムの複数装置間の並列データ
の転送方式において、前記各装置毎にアドレスを割り当
てる。
又、20は複数の装置に接続され、各装置の動作状態を
監視してアドレス信号を順次切り替えて該複数の装置に
送出する転送制御部である。
監視してアドレス信号を順次切り替えて該複数の装置に
送出する転送制御部である。
50−1〜50−nは各装置に設けられ、転送制御部か
ら送出されるアドレス信号を受信して、指定されたアド
レス信号に対応する装置では応答信号及び並列データを
送出する入/出力部である。
ら送出されるアドレス信号を受信して、指定されたアド
レス信号に対応する装置では応答信号及び並列データを
送出する入/出力部である。
そして、転送制御部からの装置の呼び出し制御と対応す
る装置の応答制御により、複数の装置間で所定の複数ビ
ットの並列データの授受を行うように構成する。
る装置の応答制御により、複数の装置間で所定の複数ビ
ットの並列データの授受を行うように構成する。
第1図において、複数の装置30−1〜30−nのそれ
ぞれにアドレスを割り当てる。そして、複数の装置30
−1〜30−nに接続された転送制御部20において、
各装置の動作を監視しながらアドレスを順次一定のサイ
クルで切り替えて、複数の装置に送出する。
ぞれにアドレスを割り当てる。そして、複数の装置30
−1〜30−nに接続された転送制御部20において、
各装置の動作を監視しながらアドレスを順次一定のサイ
クルで切り替えて、複数の装置に送出する。
各装置30−1〜30−nに設けられた入/出力部50
−1〜50−nでは転送制御部20から送出されるアド
レス信号を受信し、指定されたアドレス信号に対応する
装置の入/出力部からは受信したことを示す応答信号及
び並列データを送出する。一方、他の装置でこの並列デ
ータを必要とする装置では、この並列データを受信する
。
−1〜50−nでは転送制御部20から送出されるアド
レス信号を受信し、指定されたアドレス信号に対応する
装置の入/出力部からは受信したことを示す応答信号及
び並列データを送出する。一方、他の装置でこの並列デ
ータを必要とする装置では、この並列データを受信する
。
このようにして、転送制御部20からのアドレス信号に
よる装置の呼び出し制御と対応する装置の応答制御によ
り、複数の装置間で所定の複数ビットの並列データの授
受を行う。
よる装置の呼び出し制御と対応する装置の応答制御によ
り、複数の装置間で所定の複数ビットの並列データの授
受を行う。
この結果、転送制御部20からのアドレス切り替えによ
る呼び出し制御により各装置間で順次一定のサイクルで
データの授受を行うことができ、簡易な転送子1頃で済
む。
る呼び出し制御により各装置間で順次一定のサイクルで
データの授受を行うことができ、簡易な転送子1頃で済
む。
又、信号線(特に制御線)の数が少なく、ロジック構成
(ハードウェア)が簡素にできる。
(ハードウェア)が簡素にできる。
第2図は本発明の実施例のシステムの構成を示すブロッ
ク図である。
ク図である。
第3図は実施例における装置間の信号の授受を示す図で
ある。
ある。
第4図は実施例の動作を説明するタイムチャートである
。
。
全図を通じて同一符号は同一対象物を示す。
第2図において、各装置3−1〜3−nにはそれぞれ互
いに異なるアドレス(■〜0)が割り当てられる。アド
レス・スキャナ(以下ASと称する)2はそのアドレス
(■〜■)をカウンタ(図示しない)等により順次切り
替えて、アドレスバスを介して各装置3−1〜3−nに
送出する。
いに異なるアドレス(■〜0)が割り当てられる。アド
レス・スキャナ(以下ASと称する)2はそのアドレス
(■〜■)をカウンタ(図示しない)等により順次切り
替えて、アドレスバスを介して各装置3−1〜3−nに
送出する。
例えばAS2から装W3−1のアドレス信号■を、アド
レスバスを介して各装置3−1〜3−nに送出する。各
装置ではこのアドレス信号を受信し、装置3−1へのア
ドレスであることを認識する。そして装置3−1では自
装置3−1へのアドレス信号であることを知って、AS
2に応答信号を返送するとともにバス上にデータを送出
する。ここで例えば装置3−3(複数の装置でもよい)
がそのデータを必要とする場合、装置3−1の応答信号
を受信信号としデータの受信を行う。
レスバスを介して各装置3−1〜3−nに送出する。各
装置ではこのアドレス信号を受信し、装置3−1へのア
ドレスであることを認識する。そして装置3−1では自
装置3−1へのアドレス信号であることを知って、AS
2に応答信号を返送するとともにバス上にデータを送出
する。ここで例えば装置3−3(複数の装置でもよい)
がそのデータを必要とする場合、装置3−1の応答信号
を受信信号としデータの受信を行う。
他の装置間での信号データの授受についても、同様にし
て行う。
て行う。
上記動作を更に詳しく説明する。
先ず転送起動シーケンスについて説明する。
第3図において、■AS2は各装置3−1〜3−nに対
し予め設定されたアドレス情報として、アドレスバスを
介して例えば6ビツトからなる* AOO〜*A05信
号を送出する。そして、アドレス信号が有効であること
を示すコマンド信号として、システムクロック(* 5
CLK )に同期した*Aov信号を制御線に送出する
。第4図(1)に示すように*ADV信号は“L”レベ
ルで有効であることを表す。尚、今の場合、* 5CL
Kの繰り返し周波数として50 K Hzを設定してい
る。
し予め設定されたアドレス情報として、アドレスバスを
介して例えば6ビツトからなる* AOO〜*A05信
号を送出する。そして、アドレス信号が有効であること
を示すコマンド信号として、システムクロック(* 5
CLK )に同期した*Aov信号を制御線に送出する
。第4図(1)に示すように*ADV信号は“L”レベ
ルで有効であることを表す。尚、今の場合、* 5CL
Kの繰り返し周波数として50 K Hzを設定してい
る。
■各装置は、アドレス情報(*^00〜*^05信号)
とそのアドレスが有効である情報(* ADV信号)を
受信して、自装置のアドレスを指定してきた時には自装
置のアドレスであることを確認し、第4図(1)に示す
ように*へ〇Vコマンド信号を受信した次のシステムク
ロック(* 5CLK)の立ち下がりに同期し、応答信
号として*AKI信号を制御線に送出する。又、同時に
データ情報として例えば8ビツトからなる* DOO〜
*D07信号をデータバスに送出する。
とそのアドレスが有効である情報(* ADV信号)を
受信して、自装置のアドレスを指定してきた時には自装
置のアドレスであることを確認し、第4図(1)に示す
ように*へ〇Vコマンド信号を受信した次のシステムク
ロック(* 5CLK)の立ち下がりに同期し、応答信
号として*AKI信号を制御線に送出する。又、同時に
データ情報として例えば8ビツトからなる* DOO〜
*D07信号をデータバスに送出する。
■AS2は応答信号である*AKI信号を受信すると正
常動作と認識し、その時のアドレス情報(* AOO〜
* AO5信号のうちの1つ)とアドレス有効情報(*
ADV信号)を送出し続ける。
常動作と認識し、その時のアドレス情報(* AOO〜
* AO5信号のうちの1つ)とアドレス有効情報(*
ADV信号)を送出し続ける。
■以降、応答した装置は、* 5CLKの立ち下がりを
端にデータ情報(* 000〜*D07信号)と応答信
号(* AKI信号、データ情報を読み取る装置側では
、データの有効信号* DAVとなる)を、それぞれデ
ータバスと制御線に繰り返し送出する。
端にデータ情報(* 000〜*D07信号)と応答信
号(* AKI信号、データ情報を読み取る装置側では
、データの有効信号* DAVとなる)を、それぞれデ
ータバスと制御線に繰り返し送出する。
(データライト)。
■データパリティ信号(*DTP)、及びアドレスパリ
ティ信号(*ADP)は、データ信号、アドレス信号と
同一タイミングで送出する。
ティ信号(*ADP)は、データ信号、アドレス信号と
同一タイミングで送出する。
■アドレス情報とアドレス有効情報の条件より、応答し
た装置が送出したデータを読み取るデータと認識した装
置は、バス上に送り出される応答信号(*AKI )を
読み取りタイミングとし、順次データを取り込む。(デ
ータリード)。
た装置が送出したデータを読み取るデータと認識した装
置は、バス上に送り出される応答信号(*AKI )を
読み取りタイミングとし、順次データを取り込む。(デ
ータリード)。
次にアドレス切り替えシーケンスについて、第4図(2
)を使用して説明する。
)を使用して説明する。
■AS2の指定により応答した装置は、予め設定された
データ量の送出を終える際に、転送集結を示すフレーム
END信号(*FEND)をデータ有効信号(*DAV
)と同一タイミングで、制御線に送出する。
データ量の送出を終える際に、転送集結を示すフレーム
END信号(*FEND)をデータ有効信号(*DAV
)と同一タイミングで、制御線に送出する。
■AS2はフレームEND信号(* FEND)を受信
すると、同図(2)に示すようにその立ち上がり(転送
完了)の次のシステムクロック信号(* 5CLK)の
立ち下がりで、アドレス信号(* AOO〜*AO5)
及びアドレス有効信号(*ADV)をオフ(“H″レベ
ル)する。
すると、同図(2)に示すようにその立ち上がり(転送
完了)の次のシステムクロック信号(* 5CLK)の
立ち下がりで、アドレス信号(* AOO〜*AO5)
及びアドレス有効信号(*ADV)をオフ(“H″レベ
ル)する。
■次にAS2は、同図(2)に示すように設定された次
のアドレス情報をセットし、次のシステムクロック信号
(* 5CLK )の立ち下がりでアドレス有効情報(
*ADV)をオン(“L”レベルに)する。
のアドレス情報をセットし、次のシステムクロック信号
(* 5CLK )の立ち下がりでアドレス有効情報(
*ADV)をオン(“L”レベルに)する。
■以降、前記の転送起動シーケンスにしたがってデータ
の授受を行い、AS2で設定された全装置のアドレスに
ついて順次繰り返す。
の授受を行い、AS2で設定された全装置のアドレスに
ついて順次繰り返す。
■読み取り側の装置は、フレームEND信号(* FE
ND)及びアドレス有効信号(*ADV ) フォノに
より、応答装置のデータ送出終了を知る。
ND)及びアドレス有効信号(*ADV ) フォノに
より、応答装置のデータ送出終了を知る。
次に応答異常シーケンス(場合1)について、第4図(
3)を使用して説明する。
3)を使用して説明する。
■AS2は、同図(3)に示すように予め設定されたア
ドレス情報(* AOO〜*AO5)とその情報が有効
であることを示す信号(*ADV)を、システムクロッ
ク(* 5CLK)の立ち下がりでバス上に送出する。
ドレス情報(* AOO〜*AO5)とその情報が有効
であることを示す信号(*ADV)を、システムクロッ
ク(* 5CLK)の立ち下がりでバス上に送出する。
■送出した後、AS2では次のシステムクロック(*
5CLK )の立ち下がりで、応答信号(* AKI)
がアクティブじL”レベル)になることを監視する。
5CLK )の立ち下がりで、応答信号(* AKI)
がアクティブじL”レベル)になることを監視する。
■同図(3)に斜線部で示すようにもし応答がなければ
、その次のシステムクロック(* 5CLK )の立ち
下がりのタイミングで、アドレス有効信号(*ADV
) ヲオフ(“H″レベル)し、アドレス情報の送出を
停止する。
、その次のシステムクロック(* 5CLK )の立ち
下がりのタイミングで、アドレス有効信号(*ADV
) ヲオフ(“H″レベル)し、アドレス情報の送出を
停止する。
■次にAS2は、設定された次のアドレスをセットし、
アドレス有効信号(*ADV)がオフの次のシステムク
ロック(* 5CLK )の立ち下がりで*ADVを(
”Lルベルに)セットする。
アドレス有効信号(*ADV)がオフの次のシステムク
ロック(* 5CLK )の立ち下がりで*ADVを(
”Lルベルに)セットする。
次に応答異常シーケンス(場合2)について、第4図(
4)を使用して説明する。(データの授受中、データ有
効信号(*DAV)が一定周期以内にオンしなかった場
合)。
4)を使用して説明する。(データの授受中、データ有
効信号(*DAV)が一定周期以内にオンしなかった場
合)。
■AS2は、データ有効信号(*DAV)がオフ後、シ
ステムクロック(* SCLに)の2クロツク目のタイ
ミングでオン(“L”レベル)となっているかをチエツ
クする。
ステムクロック(* SCLに)の2クロツク目のタイ
ミングでオン(“L”レベル)となっているかをチエツ
クする。
■同図(4)に斜線部で示すようにもし応答がなければ
、その次のシステムクロック(* 5CLK )の立ち
下がりのタイミングで、アドレス有効信号(*ADV
) ヲオフ(“H”レベルに)シ、アドレス情報の送出
を停止する。
、その次のシステムクロック(* 5CLK )の立ち
下がりのタイミングで、アドレス有効信号(*ADV
) ヲオフ(“H”レベルに)シ、アドレス情報の送出
を停止する。
■次にAS2は、設定された次のアドレスをセツトし、
アドレス有効信号(*ADV)がオフの次のシステムク
ロック(* SCLに)の立ち下がりで*^DVを(“
し”レベルに)セットする。
アドレス有効信号(*ADV)がオフの次のシステムク
ロック(* SCLに)の立ち下がりで*^DVを(“
し”レベルに)セットする。
次に応答異常シーケンス(場合3)について説明する。
(最終データにもかがわらず、フレームEND信号(*
FEND)が送出されず、以降、続けてデータ有効信
号(*ADV)が送出された場合)。
FEND)が送出されず、以降、続けてデータ有効信
号(*ADV)が送出された場合)。
■AS2は、アドレス切り替えからのデータ有効信号(
*ADV)のアクティブのクロック数をカウントし、設
定値n以内にフレームEND信号(* FEND)が送
出されない場合は、強制的にアドレス切り替えを行う。
*ADV)のアクティブのクロック数をカウントし、設
定値n以内にフレームEND信号(* FEND)が送
出されない場合は、強制的にアドレス切り替えを行う。
■このオーバーラン回数nは、最大64まで設定可能で
ある。
ある。
このようにして転送起動及びアドレス切り替えを行い、
又、応答異常に対応することができる。
又、応答異常に対応することができる。
尚、As2の構成としては、クロック発生器(図示しな
い)、カウンタ(図示しない)、及びゲート回路(図示
しない)等により構成することができる。
い)、カウンタ(図示しない)、及びゲート回路(図示
しない)等により構成することができる。
又、上述したAs2へ応答信号を出力するために各装置
のDI/DO(図示しない)には、*5CLKに同期し
て動作するゲート回路等を設ける。
のDI/DO(図示しない)には、*5CLKに同期し
て動作するゲート回路等を設ける。
以上説明したように本発明によれば、Asからのアドレ
ス切り替えによる呼び出し制御により各装置間で順次一
定のサイクルでデータの授受を行うことができ、簡易な
転送手順で済む。
ス切り替えによる呼び出し制御により各装置間で順次一
定のサイクルでデータの授受を行うことができ、簡易な
転送手順で済む。
又、転送起動は応答確認方式をとっているため容易に異
常装置(無応答)の検出ができ、又、接続される装置の
一括監視も可能となる。
常装置(無応答)の検出ができ、又、接続される装置の
一括監視も可能となる。
又、信号線(特に制御線)の数が少なく、ロジック構成
(ハードウェア)が簡素にできる。
(ハードウェア)が簡素にできる。
第1図は本発明の原理図、
第2図は本発明の実施例のシステムの構成を示すブロッ
ク図、 第3図は実施例における装置間の信号の授受を示す図、 第4図は実施例の動作を説明するタイムチャート、 第5図は従来例の装置間転送方式を示すブロック図であ
る。 図において 20は転送制御部、 50−1〜50−nは入/出力部 を示す。 本変B月の/!Pコ里図 第 1 図 フ′口・ツ ク 図 第 図 fee イ1;)嘲 に8けう諷置間の11し謄+Σ7r、f辺第 図 ト一Δに一区皆針七一 殉累一 区ヤ←ト− 殉鷹− 1対1のD4/D 039 i、f l(す (I)) イ楚釆倚i /)装Y間転送方氏を示すブ0ヅ2図第 う 図
ク図、 第3図は実施例における装置間の信号の授受を示す図、 第4図は実施例の動作を説明するタイムチャート、 第5図は従来例の装置間転送方式を示すブロック図であ
る。 図において 20は転送制御部、 50−1〜50−nは入/出力部 を示す。 本変B月の/!Pコ里図 第 1 図 フ′口・ツ ク 図 第 図 fee イ1;)嘲 に8けう諷置間の11し謄+Σ7r、f辺第 図 ト一Δに一区皆針七一 殉累一 区ヤ←ト− 殉鷹− 1対1のD4/D 039 i、f l(す (I)) イ楚釆倚i /)装Y間転送方氏を示すブ0ヅ2図第 う 図
Claims (1)
- 【特許請求の範囲】 複数の装置(30−1〜30−n)の間でデータバスを
介して互いに所定の複数ビットの並列データの授受を行
うシステムの複数装置間の並列データの転送方式におい
て、 前記各装置毎にアドレスを割り当て、 該複数の装置に接続され、各装置の動作状態を監視して
アドレス信号を順次切り替えて該複数の装置に送出する
転送制御部(20)を設け、該転送制御部から送出され
るアドレス信号を受信して、指定されたアドレス信号に
対応する装置では応答信号及び並列データを送出する入
/出力部(50−1〜50−n)を各装置に設け、該転
送制御部からの該装置の呼び出し制御と対応する装置の
応答制御により、該複数の装置間で所定の複数ビットの
並列データの授受を行うことを特徴とする複数装置間の
並列データの転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28540689A JPH03145838A (ja) | 1989-11-01 | 1989-11-01 | 複数装置間の並列データの転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28540689A JPH03145838A (ja) | 1989-11-01 | 1989-11-01 | 複数装置間の並列データの転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03145838A true JPH03145838A (ja) | 1991-06-21 |
Family
ID=17691109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28540689A Pending JPH03145838A (ja) | 1989-11-01 | 1989-11-01 | 複数装置間の並列データの転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03145838A (ja) |
-
1989
- 1989-11-01 JP JP28540689A patent/JPH03145838A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106657115B (zh) | 一种变频器控制系统及其协议转换卡 | |
| JPH03145838A (ja) | 複数装置間の並列データの転送方式 | |
| JP3445443B2 (ja) | 通信制御方法 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPH03232040A (ja) | データ処理装置 | |
| JP3548943B2 (ja) | 割り込み制御方法 | |
| JPH05252163A (ja) | リモート入出力装置 | |
| JP2996089B2 (ja) | 論理シミュレーション装置 | |
| SU802957A1 (ru) | Устройство св зи дл вычислительнойСиСТЕМы | |
| JPH08179893A (ja) | 情報処理装置 | |
| KR920007781Y1 (ko) | 동기식 병렬 전송방법을 이용한 버스정합부 | |
| JPS6113845A (ja) | 通信制御装置 | |
| JPH0142199B2 (ja) | ||
| JPS5953564B2 (ja) | デ−タ処理装置 | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JPS61211757A (ja) | 共通パスモニタ回路 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPS62216452A (ja) | 直列伝送装置 | |
| JPH03153141A (ja) | デイジーチェイン型データ付加中継伝送装置 | |
| JPH05292130A (ja) | 通信制御用半導体集積回路 | |
| JPH045748A (ja) | 情報処理装置 | |
| JPH01123353A (ja) | マルチプロセッサ間の通信制御方式 | |
| JPH03283745A (ja) | データ収集制御方式 | |
| JPS6286942A (ja) | デ−タ異常検出方法 |