JPH03148131A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JPH03148131A JPH03148131A JP2276614A JP27661490A JPH03148131A JP H03148131 A JPH03148131 A JP H03148131A JP 2276614 A JP2276614 A JP 2276614A JP 27661490 A JP27661490 A JP 27661490A JP H03148131 A JPH03148131 A JP H03148131A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- iron
- doped
- layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H10W20/4407—Aluminium alloys
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ケイ素集積回路の成形加工に係わり、特に、
アルミニウム金属被覆法を用いたケイ素集積回路の成形
加工方法とその素子に関する。
アルミニウム金属被覆法を用いたケイ素集積回路の成形
加工方法とその素子に関する。
（従来技術）
ほぼ全てのケイ素集積回路において、少なくとも一層の
パターン アルミニウムが利用されている。アルミニウ
ムパターンは集積回路内の種々の動作領域を電気的に相
互接続するために利用される。典型的には、この様なア
ルミニウム ラインは、高温（２５０から４００℃）に
おいてアルミニウムの層を蒸着し、アルミニウム上に目
的とするパターンの高分子レジスト層を形成し、エツチ
ングにより下にあるアルミニウムの被照射領域を除去し
て対応する必要なアルミニウム電気接続のパターンを生
成することによって形成される。
パターン アルミニウムが利用されている。アルミニウ
ムパターンは集積回路内の種々の動作領域を電気的に相
互接続するために利用される。典型的には、この様なア
ルミニウム ラインは、高温（２５０から４００℃）に
おいてアルミニウムの層を蒸着し、アルミニウム上に目
的とするパターンの高分子レジスト層を形成し、エツチ
ングにより下にあるアルミニウムの被照射領域を除去し
て対応する必要なアルミニウム電気接続のパターンを生
成することによって形成される。
高温でのアルミニウム層の堆積の後、冷却が行われ、こ
の冷却によりアルミニウム層及び最後には層から形成さ
れたライン内へ大きな応力が生じる。この応力は下にあ
る基板とアルミニウムの間の膨脂率の差から生じる。通
常、堆積後の基板は冷却の間の寸法の変化の程度がアル
ミニウムよりかなり小さい。従って冷却後、相当の引張
り応力がアルミニウム内に存在する。応力の程度は主に
、特定の基板組成、用いられた設計ルール、特定の素子
配置、及びアルミニウムを被覆するために用いられた誘
電性材料に依存する。しかし、しばしば１μｍ以下の設
計ルールを用いた場合には、機械的応力勾配は、クリー
プと称されるアルミニウム導体内のボイドや電気的空隙
の原因となるアルミニウム内の列理境界の動きを引き起
こすために十分である。
の冷却によりアルミニウム層及び最後には層から形成さ
れたライン内へ大きな応力が生じる。この応力は下にあ
る基板とアルミニウムの間の膨脂率の差から生じる。通
常、堆積後の基板は冷却の間の寸法の変化の程度がアル
ミニウムよりかなり小さい。従って冷却後、相当の引張
り応力がアルミニウム内に存在する。応力の程度は主に
、特定の基板組成、用いられた設計ルール、特定の素子
配置、及びアルミニウムを被覆するために用いられた誘
電性材料に依存する。しかし、しばしば１μｍ以下の設
計ルールを用いた場合には、機械的応力勾配は、クリー
プと称されるアルミニウム導体内のボイドや電気的空隙
の原因となるアルミニウム内の列理境界の動きを引き起
こすために十分である。
精密な設計ルールはまた、さらに困難を引き起こす。特
により精密な設計ルールではより狭いアルミニウムライ
ンが用いられるために、精密さの低い設計ルールによる
素子に用いるのと同じ電流により相当高い電流密度を生
じる。結果として生じる比較的高い電流密度とそれに伴
う電流一応力勾配は、電気移行と称されるアルミニウム
列理境界に沿う物質動作を導き、そこでアルミニウムラ
イン内の空隙が生成される。電気移行の問題を回避する
試みは、例えばアルミニウム内への５原子％までのレベ
ルのチタンまたは銅ドーパントの導入を含む。しかし、
このような銅の高い濃度はドライエッチパターンの決定
をより困難にし、ラインをより腐蝕を受は易くするため
、これらの試みは不十分と考えられている。従ってクリ
ープと電気移行両方に依る課題が存在し、設計ルールが
精密になるに伴って、さらに深刻化する傾向にある。
により精密な設計ルールではより狭いアルミニウムライ
ンが用いられるために、精密さの低い設計ルールによる
素子に用いるのと同じ電流により相当高い電流密度を生
じる。結果として生じる比較的高い電流密度とそれに伴
う電流一応力勾配は、電気移行と称されるアルミニウム
列理境界に沿う物質動作を導き、そこでアルミニウムラ
イン内の空隙が生成される。電気移行の問題を回避する
試みは、例えばアルミニウム内への５原子％までのレベ
ルのチタンまたは銅ドーパントの導入を含む。しかし、
このような銅の高い濃度はドライエッチパターンの決定
をより困難にし、ラインをより腐蝕を受は易くするため
、これらの試みは不十分と考えられている。従ってクリ
ープと電気移行両方に依る課題が存在し、設計ルールが
精密になるに伴って、さらに深刻化する傾向にある。
［課題を解決するための手段及び作用］本発明によれば
、アルミニウムへ鉄ドーパントを比較的低い濃度、例え
ば典型的には５原子％まで、好ましくは１原子％までの
レベルで導入することにより、クリープがほぼ回避され
るのみでなく、エレクトロマイグレーション問題も十分
に減少する。比較的少量の鉄の存在は、共スパッター体
積または相互拡散のような技術によってアルミニウム内
に容易に導入される。
、アルミニウムへ鉄ドーパントを比較的低い濃度、例え
ば典型的には５原子％まで、好ましくは１原子％までの
レベルで導入することにより、クリープがほぼ回避され
るのみでなく、エレクトロマイグレーション問題も十分
に減少する。比較的少量の鉄の存在は、共スパッター体
積または相互拡散のような技術によってアルミニウム内
に容易に導入される。
（実施例の説明）
集積回路応用のためアルミニウム内にドーパントとして
鉄要素を添加し、これにより、実質的にエレクトロマイ
グレーション及びクリープへの抵抗を高める。利用する
鉄の量は、素子の電気的要求量の程度、素子の幾何学的
配置、基板の組成、及び上に重なる全ての層の組成に依
存する。例えばアルミニウム上部にチッ化ケイ素層が存
在する場合は、アルミニウムと下にある基板との間に不
整合があるのみならず、チッ化ケイ素とこのチッ化ケイ
素内に圧縮圧力を生じた基板との間の実質的な不整合も
存在するため、アルミニウム内に引き起こされた引張り
応力を増加する。この圧縮応力は、次にはアルミニウム
相互接続内に増加された引張り応力を引き起こす。素子
配置と材料の可能な組合わせは鉄濃度パラメータの普遍
的世界規格を与えるには多すぎるが、典型的には利用さ
れる鉄の量は、結果として生じる鉄をドープしたアルミ
ニウムの抵抗率を０．０８Ω／口より大きくする量より
少なくすべきである。列理境界の一部だけが要求される
効果に実質的に寄与していると信じられているため特定
の状況のために要求される鉄濃度を設定することは困難
である。最後に形成されるアルミニウム ラインの引張
り降伏強さをＡｌ （０，５％Ｃｕ）について得られ
る引張り降伏強さに比べて少なくとも１５％高めるため
に十分な鉄が存在しなければならない。（降伏強さとは
、外挿された弾性応答値から２０％の減少を示す最小機
械的引張り応力と定義される。）さらに、降伏強さの要
求される増加を生じるために必要な量は、素子配置と利
用される材料と共に変化するが、一般に、最小０．９μ
ｍの寸法のＣＭＯ８素子のような典型的な素子と０．９
μｍの厚みのチッ化ケイ素の上部層の場合には、最低０
，２原子％でしかし５原子％より低いドーパント濃度が
効果的に用いられる。（ケイ素、銅、チタンのような他
のドーパントがさらに存在することは排除されていない
。） 最終的にパターン化される鉄をドープしたアルミ
ニウム層を形成するための、又はリフトオフ技術により
鉄をドープしたアルミニウムを要求されるパターンに堆
積するための、様々な方法が有効である。（リフト オ
フ技術はＳ、Ｍ、Ｓｚｅ編、ニューヨークのマグロウヒ
ルブック カンパニー （ＭｃＧｒａｗ−Ｈｉｌｌ Ｂ
ｏｏｋ Ｃｏｗｐａｎｙ ＮＹ、）の“ＶＬＳＩ技術”
の１９８８年の第２版、１９７頁にＲ，Ｊ、 シュッ
ツ（Ｓｃｈｕｔｚ）によって述べられている。）鉄をド
ープしたアルミニウム層を形成するための１つの有利な
方法は、複合ターゲットからの鉄とアルミニウム両方の
スパッター法を含む。（複合ターゲットからのスパッタ
ー法は、Ｌ、１．マイラセル（Ｍａｉｓｓｅｌ）及びＲ
，ブラング（Ｇｌａｎｇ）編、ニューヨークのマグロウ
ヒル ブック カンパニー（ＭｃＧｒａｖ−旧ＩＩ Ｂ
ｏｏｋＣｏｍｐａｎｙ ＮＹ、） １９７０年の“薄膜
技術便覧（Ｈａｎｄｂｏｏｋ ｏｒＴｈｉｎ ＦｉｌＩ
ＩＩＴｅｃｈｎｏｒｏｇｙ） ”の４−４０〜４−４１
頁にり、マイラセルによって述べられている。）堆積す
るアルミニウム層内の要求される鉄のレベルを得るため
の、ターゲット内に用いられるアルミニウムに対する鉄
の正確な組成は、堆積されるフィルムの粒度、熱履歴及
び不純物濃度のような条件の変化に依存する。しかし、
ターゲット内の鉄ドーパントの要求される濃度を決定す
るために、対照試料が容易に用いられる。鉄をドープし
たアルミニウム層を相互拡散によって形成することもま
た可能である。相互拡散は、例えば鉄の薄層（５０から
２００オングストローム）とアルミニウムの薄層（０，
５から１．０μｍ）を素子基板上に連続してスパッター
法堆積し、この構造物を３００℃から４００℃の氾度範
囲で加熱することによって遠戚される。 鉄がドープさ
れたアルミニウムの使用はｌｌ１層のアルミニウムパタ
ーン層に限られず、多重アルミニウム層を利用した素子
の配置にも便利である。（多層金属被覆法を利用した素
子の記述については、ニューヨーク（ＮＹ）のマグロウ
ヒル ブック カンパニー （ＭｃＧｒａｖ−ｔ（ｉｌ
ｌ Ｂｏｏｋ Ｃｏｍｐａｎｙ）のＳ、Ｍ、Ｓｚｅ編の
“ＶＬＳ Ｉ技術”の１９８８年の第２版４１４〜４１
６頁のｓ、 ｐ、 ムラルカ（Ｍｕｒａｒｋａ）の記
述を参照のこと。）実際に、一連のアルミニウムと誘電
性層の交互の存在は、一般に、応力による困難を実質的
に増加し、従って本発明を特に有益なものとする。
鉄要素を添加し、これにより、実質的にエレクトロマイ
グレーション及びクリープへの抵抗を高める。利用する
鉄の量は、素子の電気的要求量の程度、素子の幾何学的
配置、基板の組成、及び上に重なる全ての層の組成に依
存する。例えばアルミニウム上部にチッ化ケイ素層が存
在する場合は、アルミニウムと下にある基板との間に不
整合があるのみならず、チッ化ケイ素とこのチッ化ケイ
素内に圧縮圧力を生じた基板との間の実質的な不整合も
存在するため、アルミニウム内に引き起こされた引張り
応力を増加する。この圧縮応力は、次にはアルミニウム
相互接続内に増加された引張り応力を引き起こす。素子
配置と材料の可能な組合わせは鉄濃度パラメータの普遍
的世界規格を与えるには多すぎるが、典型的には利用さ
れる鉄の量は、結果として生じる鉄をドープしたアルミ
ニウムの抵抗率を０．０８Ω／口より大きくする量より
少なくすべきである。列理境界の一部だけが要求される
効果に実質的に寄与していると信じられているため特定
の状況のために要求される鉄濃度を設定することは困難
である。最後に形成されるアルミニウム ラインの引張
り降伏強さをＡｌ （０，５％Ｃｕ）について得られ
る引張り降伏強さに比べて少なくとも１５％高めるため
に十分な鉄が存在しなければならない。（降伏強さとは
、外挿された弾性応答値から２０％の減少を示す最小機
械的引張り応力と定義される。）さらに、降伏強さの要
求される増加を生じるために必要な量は、素子配置と利
用される材料と共に変化するが、一般に、最小０．９μ
ｍの寸法のＣＭＯ８素子のような典型的な素子と０．９
μｍの厚みのチッ化ケイ素の上部層の場合には、最低０
，２原子％でしかし５原子％より低いドーパント濃度が
効果的に用いられる。（ケイ素、銅、チタンのような他
のドーパントがさらに存在することは排除されていない
。） 最終的にパターン化される鉄をドープしたアルミ
ニウム層を形成するための、又はリフトオフ技術により
鉄をドープしたアルミニウムを要求されるパターンに堆
積するための、様々な方法が有効である。（リフト オ
フ技術はＳ、Ｍ、Ｓｚｅ編、ニューヨークのマグロウヒ
ルブック カンパニー （ＭｃＧｒａｗ−Ｈｉｌｌ Ｂ
ｏｏｋ Ｃｏｗｐａｎｙ ＮＹ、）の“ＶＬＳＩ技術”
の１９８８年の第２版、１９７頁にＲ，Ｊ、 シュッ
ツ（Ｓｃｈｕｔｚ）によって述べられている。）鉄をド
ープしたアルミニウム層を形成するための１つの有利な
方法は、複合ターゲットからの鉄とアルミニウム両方の
スパッター法を含む。（複合ターゲットからのスパッタ
ー法は、Ｌ、１．マイラセル（Ｍａｉｓｓｅｌ）及びＲ
，ブラング（Ｇｌａｎｇ）編、ニューヨークのマグロウ
ヒル ブック カンパニー（ＭｃＧｒａｖ−旧ＩＩ Ｂ
ｏｏｋＣｏｍｐａｎｙ ＮＹ、） １９７０年の“薄膜
技術便覧（Ｈａｎｄｂｏｏｋ ｏｒＴｈｉｎ ＦｉｌＩ
ＩＩＴｅｃｈｎｏｒｏｇｙ） ”の４−４０〜４−４１
頁にり、マイラセルによって述べられている。）堆積す
るアルミニウム層内の要求される鉄のレベルを得るため
の、ターゲット内に用いられるアルミニウムに対する鉄
の正確な組成は、堆積されるフィルムの粒度、熱履歴及
び不純物濃度のような条件の変化に依存する。しかし、
ターゲット内の鉄ドーパントの要求される濃度を決定す
るために、対照試料が容易に用いられる。鉄をドープし
たアルミニウム層を相互拡散によって形成することもま
た可能である。相互拡散は、例えば鉄の薄層（５０から
２００オングストローム）とアルミニウムの薄層（０，
５から１．０μｍ）を素子基板上に連続してスパッター
法堆積し、この構造物を３００℃から４００℃の氾度範
囲で加熱することによって遠戚される。 鉄がドープさ
れたアルミニウムの使用はｌｌ１層のアルミニウムパタ
ーン層に限られず、多重アルミニウム層を利用した素子
の配置にも便利である。（多層金属被覆法を利用した素
子の記述については、ニューヨーク（ＮＹ）のマグロウ
ヒル ブック カンパニー （ＭｃＧｒａｖ−ｔ（ｉｌ
ｌ Ｂｏｏｋ Ｃｏｍｐａｎｙ）のＳ、Ｍ、Ｓｚｅ編の
“ＶＬＳ Ｉ技術”の１９８８年の第２版４１４〜４１
６頁のｓ、 ｐ、 ムラルカ（Ｍｕｒａｒｋａ）の記
述を参照のこと。）実際に、一連のアルミニウムと誘電
性層の交互の存在は、一般に、応力による困難を実質的
に増加し、従って本発明を特に有益なものとする。
鉄をドープしたアルミニウムの特性の実施例は以下の通
りである。
りである。
（実施例１）
直径５インチのケイ素基板を、テトラエトキシシラン
学堆積によって、厚さ１μｍの二酸化ケイ素層で被覆し
た。試料は電子ビーム蒸発装置の試料台上に置いた。タ
ーゲット（純粋鉄９９．９９％）に１ ０ｋＶにおける
０． ２アンペアの電子ビームを衝突させ、結果とし
て生じる蒸発は、基板の主表面上に厚さ１００オングス
トロームの層を生成するために５秒間続けられた。真空
状態のまま、鉄のターゲットを除去し、アルミニウム
ターゲット（純度９９．９９９％）に交換した。１０ｋ
Ｖにおける０． ３アンペアの電子ビームを２２秒間
使用し、厚さ５００オングストロームのアルミニウム堆
積層を生成した。
た。試料は電子ビーム蒸発装置の試料台上に置いた。タ
ーゲット（純粋鉄９９．９９％）に１ ０ｋＶにおける
０． ２アンペアの電子ビームを衝突させ、結果とし
て生じる蒸発は、基板の主表面上に厚さ１００オングス
トロームの層を生成するために５秒間続けられた。真空
状態のまま、鉄のターゲットを除去し、アルミニウム
ターゲット（純度９９．９９９％）に交換した。１０ｋ
Ｖにおける０． ３アンペアの電子ビームを２２秒間
使用し、厚さ５００オングストロームのアルミニウム堆
積層を生成した。
試料を蒸発装置から外し、磁電管スパッター蒸発装置の
試料台上に置いた。この装置を、約２×１０−７トルの
圧力まで排気し、アルミニウム表面を１３．５６ＭＨｚ
のプラズマ内で生成されたアルゴンイオンに、約１００
オングストロームのアルミニウムが除去されるために十
分な時間晒した。
試料台上に置いた。この装置を、約２×１０−７トルの
圧力まで排気し、アルミニウム表面を１３．５６ＭＨｚ
のプラズマ内で生成されたアルゴンイオンに、約１００
オングストロームのアルミニウムが除去されるために十
分な時間晒した。
基板を約３００℃温度まで加熱した、アルミニウ０
ム／銅ターゲット（０，５原子％の銅）を、９ｋＷの電
力で１３．５６ＭＨｚにおいて発生したアルゴンプラズ
マからのアルゴンイオンに晒した。
力で１３．５６ＭＨｚにおいて発生したアルゴンプラズ
マからのアルゴンイオンに晒した。
結果として起る堆積は厚さ０．５μｍの銅をドープした
アルミニウム層を生成するため、約２６秒間続けられた
。
アルミニウム層を生成するため、約２６秒間続けられた
。
ウェハーをスパッター装置から外し、抵抗的に加熱され
た炉内に挿入した。この炉は、ジャーナル オブ アプ
ライド フィジックス （Ｊ、Ａｐｐｌ、Ｐｈｙｓ、）
４９巻（４号）１９７８年、２４２３〜２４２４頁に
Ａ、に、 シン” （Ｓｉｎｈａ）、Ｈ，Ｊ。
た炉内に挿入した。この炉は、ジャーナル オブ アプ
ライド フィジックス （Ｊ、Ａｐｐｌ、Ｐｈｙｓ、）
４９巻（４号）１９７８年、２４２３〜２４２４頁に
Ａ、に、 シン” （Ｓｉｎｈａ）、Ｈ，Ｊ。
ルバンスタイン（Ｌｅｖ！ｎ５ｔｅｌｎ）及びＴ、
Ｅ、スミス（Ｓｗｉｔｈ）によって述べられているよう
に、光レバーを用いたレーザービーム応カバ１定装置に
取付けられていた。温度はほぼ直線的に、毎分２０℃の
割合で４００℃の温度まで上げられ、その後、鉄の銅を
ドープしたアルミニウム領域内への相互拡散を引き起こ
すために、約１時間４００℃に保たれた。１時間経過後
、温度は０．７５℃／分の割合で直線的に室温まで下げ
られた。冷却過程の１ 間、ウェハーの曲率を、光レバーを用いたレーザービー
ム装置を利用して測定し、鉄屑の堆積前に同じ装置によ
って行われた初期測定と比較した。
Ｅ、スミス（Ｓｗｉｔｈ）によって述べられているよう
に、光レバーを用いたレーザービーム応カバ１定装置に
取付けられていた。温度はほぼ直線的に、毎分２０℃の
割合で４００℃の温度まで上げられ、その後、鉄の銅を
ドープしたアルミニウム領域内への相互拡散を引き起こ
すために、約１時間４００℃に保たれた。１時間経過後
、温度は０．７５℃／分の割合で直線的に室温まで下げ
られた。冷却過程の１ 間、ウェハーの曲率を、光レバーを用いたレーザービー
ム装置を利用して測定し、鉄屑の堆積前に同じ装置によ
って行われた初期測定と比較した。
堆積前の曲率と、相互拡散手順の後に得られた値との比
較により、フィルム横方向の平面応力における平均値（
第２図に図示）が計算された。弾性的動作からの偏差が
２０％である点での応力は、約１６． ７ ｘ １０８
ｄｙｎ ／ａｉテあった。
較により、フィルム横方向の平面応力における平均値（
第２図に図示）が計算された。弾性的動作からの偏差が
２０％である点での応力は、約１６． ７ ｘ １０８
ｄｙｎ ／ａｉテあった。
（実施例２）
４００℃の相互拡散温度を保つ時間を様々に変化させる
以外は実施例１の手順を行った。異なる相互拡散時間の
使用は、アルミニウム層内の鉄の存在の原子％に変化を
生じた。各サンプル内の鉄の存在のレベルはラザフォー
ド後方散乱（Ｒｕｔｈｅｒｆｏｒｄ ｂａｃｋｓｅａｔ
ｔｅｒｉｎｇ）によって測定し、アルミニウム フィル
ムの抵抗率はり、 １．マイラセル及びＲ，ブラング
編、ニューヨークのマグロウヒルブック カンパニーの
１９７０年の“薄層技術便覧（Ｈａｎｄｂｏｏｋ ｏｆ
ｔｈｉｎ Ｆｉｌｍ Ｔｅｃｈｎｏｌｏｇｙ） ”
１３−５〜１３−７頁にり、マイラセルによって述２ べられているように測定した。鉄の原子％と、鉄を含ま
ないアルミニウム層と比較したアルミニウム層の抵抗率
の変化とのグラフが第１図に示される。
以外は実施例１の手順を行った。異なる相互拡散時間の
使用は、アルミニウム層内の鉄の存在の原子％に変化を
生じた。各サンプル内の鉄の存在のレベルはラザフォー
ド後方散乱（Ｒｕｔｈｅｒｆｏｒｄ ｂａｃｋｓｅａｔ
ｔｅｒｉｎｇ）によって測定し、アルミニウム フィル
ムの抵抗率はり、 １．マイラセル及びＲ，ブラング
編、ニューヨークのマグロウヒルブック カンパニーの
１９７０年の“薄層技術便覧（Ｈａｎｄｂｏｏｋ ｏｆ
ｔｈｉｎ Ｆｉｌｍ Ｔｅｃｈｎｏｌｏｇｙ） ”
１３−５〜１３−７頁にり、マイラセルによって述２ べられているように測定した。鉄の原子％と、鉄を含ま
ないアルミニウム層と比較したアルミニウム層の抵抗率
の変化とのグラフが第１図に示される。
第１図および第２図は、本発明に関連する特性を示すグ
ラフである。 出 願 人：アメリカン テレフォン アンド３ ＦＩＧ。 原子％Ｆ
ラフである。 出 願 人：アメリカン テレフォン アンド３ ＦＩＧ。 原子％Ｆ
Claims (6)
- （１）半導体材料を有する基板内に動作素子領域を形成
するステップと、 前記領域を金属領域と電気的に接触させるステップとを
有する半導体素子の製造方法において、前記領域の少な
くとも一部が、鉄をドープしたアルミニウムを有する材
料から形成され、それにより、前記鉄をドープしたアル
ミニウム材料の引張り降伏強さが、０．５原子％の銅を
ドープしたアルミニウムについて得られる値に対して、
少なくとも１５％増加することを特徴とする半導体素子
の製造方法。 - （２）前記鉄をドープしたアルミニウム材料が、最高５
原子％までの鉄をドープしたアルミニウムを有すること
を特徴とする請求項１記載の方法。 - （３）前記アルミニウムがケイ素を含むことを特徴とす
る請求項１記載の方法。 - （４）動作領域を有する半導体材料の基板を有し、この
動作領域間が相互接続し、この動作領域において少なく
とも１つの前記相互接続が鉄をドープしたアルミニウム
を有する材料によってなされ、それにより前記鉄をドー
プしたアルミニウム材料の引張り強さが、０．５原子％
の銅をドープしたアルミニウムについて得られる値に対
して少なくとも１５％増加することを特徴とする半導体
素子。 - （５）前記鉄をドープしたアルミニウムが最高０．５原
子％の銅をドープしたアルミニウムを有することを特徴
とする請求項４記載の素子。 - （６）前記アルミニウムがケイ素を含むことを特徴とす
る請求項４記載の素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US426821 | 1989-10-25 | ||
| US07/426,821 US4975389A (en) | 1989-10-25 | 1989-10-25 | Aluminum metallization for semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148131A true JPH03148131A (ja) | 1991-06-24 |
Family
ID=23692334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276614A Pending JPH03148131A (ja) | 1989-10-25 | 1990-10-17 | 半導体素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4975389A (ja) |
| EP (1) | EP0425162A3 (ja) |
| JP (1) | JPH03148131A (ja) |
| KR (1) | KR940001647B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| DE69031903T2 (de) * | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| KR930011897B1 (ko) * | 1990-02-15 | 1993-12-22 | 가부시키가이샤 도시바 | 금속박막의 관리방법 |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US5320881A (en) * | 1991-08-27 | 1994-06-14 | Northeastern University | Fabrication of ferrite films using laser deposition |
| EP0594300B1 (en) * | 1992-09-22 | 1998-07-29 | STMicroelectronics, Inc. | Method for forming a metal contact |
| EP0606761A3 (en) * | 1992-12-28 | 1995-02-08 | Kawasaki Steel Co | Semiconductor device and its manufacturing method. |
| US20040222525A1 (en) * | 1997-03-14 | 2004-11-11 | Rhodes Howard E. | Advanced VLSI metallization |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243343A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electronics Corp | 多層配線電極膜構造半導体装置 |
| JPS63177444A (ja) * | 1987-01-16 | 1988-07-21 | Nec Corp | 半導体装置 |
| JPH02188922A (ja) * | 1989-01-17 | 1990-07-25 | Hitachi Ltd | エレクトロニクス装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495221A (en) * | 1982-10-26 | 1985-01-22 | Signetics Corporation | Variable rate semiconductor deposition process |
| US4502207A (en) * | 1982-12-21 | 1985-03-05 | Toshiba Shibaura Denki Kabushiki Kaisha | Wiring material for semiconductor device and method for forming wiring pattern therewith |
| US4845543A (en) * | 1983-09-28 | 1989-07-04 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
-
1989
- 1989-10-25 US US07/426,821 patent/US4975389A/en not_active Expired - Lifetime
-
1990
- 1990-10-16 KR KR1019900016428A patent/KR940001647B1/ko not_active Expired - Fee Related
- 1990-10-16 EP EP19900311295 patent/EP0425162A3/en not_active Withdrawn
- 1990-10-17 JP JP2276614A patent/JPH03148131A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62243343A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electronics Corp | 多層配線電極膜構造半導体装置 |
| JPS63177444A (ja) * | 1987-01-16 | 1988-07-21 | Nec Corp | 半導体装置 |
| JPH02188922A (ja) * | 1989-01-17 | 1990-07-25 | Hitachi Ltd | エレクトロニクス装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008822A (ko) | 1991-05-31 |
| EP0425162A3 (en) | 1991-12-27 |
| US4975389A (en) | 1990-12-04 |
| KR940001647B1 (ko) | 1994-02-28 |
| EP0425162A2 (en) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839579B2 (ja) | 半導体装置及びその製造方法 | |
| KR910002455B1 (ko) | 반도체장치 제조방법 | |
| EP0401688B1 (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| US5976970A (en) | Method of making and laterally filling key hole structure for ultra fine pitch conductor lines | |
| JPH03148131A (ja) | 半導体素子及びその製造方法 | |
| US5243221A (en) | Aluminum metallization doped with iron and copper to prevent electromigration | |
| US5041191A (en) | Diffusion barrier for thin film hybrid circuits | |
| JPH1074707A (ja) | アルミニウム接触用チタニウム・アルミナイド湿潤層 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPH0228253B2 (ja) | ||
| JP2997371B2 (ja) | 集積回路装置 | |
| JP2798250B2 (ja) | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 | |
| US4992152A (en) | Reducing hillocking in aluminum layers formed on substrates | |
| JP2616460B2 (ja) | 半導体装置およびその製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS6339105B2 (ja) | ||
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPS62244150A (ja) | 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 | |
| KR19980033882A (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| JPH06275617A (ja) | 耐酸化性銅薄膜とその製法、並びにそれを用いた半導体装置 | |
| US20020013049A1 (en) | Process for forming a conducting structure layer that can reduce metal etching residue | |
| JPS5925245A (ja) | 半導体装置の製造方法 | |
| JPH0547762A (ja) | Ａｌ系配線の形成方法 | |
| JPS6410097B2 (ja) |