JPH06204864A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH06204864A JPH06204864A JP4358754A JP35875492A JPH06204864A JP H06204864 A JPH06204864 A JP H06204864A JP 4358754 A JP4358754 A JP 4358754A JP 35875492 A JP35875492 A JP 35875492A JP H06204864 A JPH06204864 A JP H06204864A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- transistor
- charge pump
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 回路構成を複雑かつ大形化することなく、ロ
ックアップタイムの高速化を図り、かつＶＣＯ出力信号
のＣ／Ｎ比を改善すること。 【構成】 チャージポンプ回路７の２コのトランジスタ
７１，７２の各ベースバイアス抵抗７３〜７６にそれぞ
れ抵抗７７，７８またはコンデンサ８１，８２を接続
し，各抵抗７７，７８またはコンデンサ８１，８２の接
続，切離しをイネーブル信号に基づいて行うスイッチ手
段７９，８０を設けたこと。
ックアップタイムの高速化を図り、かつＶＣＯ出力信号
のＣ／Ｎ比を改善すること。 【構成】 チャージポンプ回路７の２コのトランジスタ
７１，７２の各ベースバイアス抵抗７３〜７６にそれぞ
れ抵抗７７，７８またはコンデンサ８１，８２を接続
し，各抵抗７７，７８またはコンデンサ８１，８２の接
続，切離しをイネーブル信号に基づいて行うスイッチ手
段７９，８０を設けたこと。
Description
【０００１】
【産業上の利用分野】この発明は周波数シンセサイザ方
式無線機の局部発振器等に用いられるＰＬＬ（フェーズ
ロックドループ）回路に関するものである。
式無線機の局部発振器等に用いられるＰＬＬ（フェーズ
ロックドループ）回路に関するものである。
【０００２】
【従来の技術】図８は従来のＰＬＬ回路を示す構成図で
あり、図において、１はＶＣＯ（電圧制御発振器）、２
はＶＣＯ１の出力信号の周波数を分周する可変分周器、
３は可変分周器２の分周比ＮをクロックＣＫ、データ
Ｄ、イネーブル信号ＥＮにより設定する周波数設定器、
４は所定周波数の信号を発振する基準発振器、５は基準
発振器４の出力信号の周波数を分周比Ｒで分周する分周
器、６は可変分周器２の出力信号ｆV と分周器５の出力
信号ｆR との位相比較を行う位相比較器、７は位相比較
器６の進み，遅れを示す出力信号φR ，φr で駆動され
るチャージポンプ回路、８はチャージポンプ回路７の出
力信号のノイズ除去等を行いＶＣＯ１の制御電圧ＶC を
出力するローパスフィルタで構成されるループフィルタ
である。
あり、図において、１はＶＣＯ（電圧制御発振器）、２
はＶＣＯ１の出力信号の周波数を分周する可変分周器、
３は可変分周器２の分周比ＮをクロックＣＫ、データ
Ｄ、イネーブル信号ＥＮにより設定する周波数設定器、
４は所定周波数の信号を発振する基準発振器、５は基準
発振器４の出力信号の周波数を分周比Ｒで分周する分周
器、６は可変分周器２の出力信号ｆV と分周器５の出力
信号ｆR との位相比較を行う位相比較器、７は位相比較
器６の進み，遅れを示す出力信号φR ，φr で駆動され
るチャージポンプ回路、８はチャージポンプ回路７の出
力信号のノイズ除去等を行いＶＣＯ１の制御電圧ＶC を
出力するローパスフィルタで構成されるループフィルタ
である。
【０００３】チャージポンプ７において、７１はＰＮＰ
形のトランジスタ、７２はトランジスタ７１と相補的に
接続されるＮＰＮ形のトランジスタ、７３，７４はトラ
ンジスタ７１のベースバイアス用の抵抗、７５，７６は
トランジスタ７２のベースバイアス用の抵抗である。
形のトランジスタ、７２はトランジスタ７１と相補的に
接続されるＮＰＮ形のトランジスタ、７３，７４はトラ
ンジスタ７１のベースバイアス用の抵抗、７５，７６は
トランジスタ７２のベースバイアス用の抵抗である。
【０００４】次に動作について説明する。先ず、周波数
設定器３を用いて可変分周器２の分周比Ｎを決定する。
このために図９に示すように、周波数設定器３にトリガ
信号を加えると、Ｎを示すデータＤがクロックＣＫと共
に可変分周器２に与えられる。次にイネーブル信号ＥＮ
が与えられると可変分周器２に分周比Ｎが設定されて、
ＰＬＬ回路の動作が開始される。このとき、ＶＣＯ１は
ある周波数で発振している。
設定器３を用いて可変分周器２の分周比Ｎを決定する。
このために図９に示すように、周波数設定器３にトリガ
信号を加えると、Ｎを示すデータＤがクロックＣＫと共
に可変分周器２に与えられる。次にイネーブル信号ＥＮ
が与えられると可変分周器２に分周比Ｎが設定されて、
ＰＬＬ回路の動作が開始される。このとき、ＶＣＯ１は
ある周波数で発振している。
【０００５】ＶＣＯ１の出力信号は可変分周器２で１／
Ｎに分周され、分周された図１０に示す信号ｆV は位相
比較器６に加えられて、基準発振器４の出力信号を分周
器５で１／Ｒに分周した図１０に示す信号ｆR と位相比
較される。位相比較器６は信号ｆR とｆV との位相の進
み、遅れに応じて図１０に示す信号φR ，φV を出力す
る。
Ｎに分周され、分周された図１０に示す信号ｆV は位相
比較器６に加えられて、基準発振器４の出力信号を分周
器５で１／Ｒに分周した図１０に示す信号ｆR と位相比
較される。位相比較器６は信号ｆR とｆV との位相の進
み、遅れに応じて図１０に示す信号φR ，φV を出力す
る。
【０００６】信号φV はトランジスタ７１をＯＮ，ＯＦ
Ｆさせ、信号φR はトランジスタ７２をＯＮ，ＯＦＦさ
せる。そして、トランジスタ７１がＯＮのとき、ループ
フィルタ８を構成するコンデンサ（図示せず）がこのト
ランジスタ７１を通じて充電され、トランジスタ７２が
ＯＮのとき、上記コンデンサがこのトランジスタ７２を
通じて放電される。即ち、このチャージポンプ回路７か
らは実質的に信号ｆVとｆR との位相差を示す信号が得
られる。
Ｆさせ、信号φR はトランジスタ７２をＯＮ，ＯＦＦさ
せる。そして、トランジスタ７１がＯＮのとき、ループ
フィルタ８を構成するコンデンサ（図示せず）がこのト
ランジスタ７１を通じて充電され、トランジスタ７２が
ＯＮのとき、上記コンデンサがこのトランジスタ７２を
通じて放電される。即ち、このチャージポンプ回路７か
らは実質的に信号ｆVとｆR との位相差を示す信号が得
られる。
【０００７】ループフィルタ８は上記コンデンサを含む
時定数により、上記位相差を示す信号からノイズを除去
して、ＶＣＯ１を制御する制御電圧ＶC を出力する。こ
れによりＶＣＯ１の出力周波数が制御され、最終的にｆ
V ＝ｆR となるように制御される。このときＰＬＬ回路
はロックしてＶＣＯ１の出力周波数が設定周波数ｆO＝
ＮｆR となる。なお、図１０におけるｎは後述するひげ
状のノイズを示している。また、上記従来例に近い公知
例として、例えば特開昭６２−９２５２１号公報，特開
昭６３−９０２１３号公報に示されたＰＬＬ回路があ
る。
時定数により、上記位相差を示す信号からノイズを除去
して、ＶＣＯ１を制御する制御電圧ＶC を出力する。こ
れによりＶＣＯ１の出力周波数が制御され、最終的にｆ
V ＝ｆR となるように制御される。このときＰＬＬ回路
はロックしてＶＣＯ１の出力周波数が設定周波数ｆO＝
ＮｆR となる。なお、図１０におけるｎは後述するひげ
状のノイズを示している。また、上記従来例に近い公知
例として、例えば特開昭６２−９２５２１号公報，特開
昭６３−９０２１３号公報に示されたＰＬＬ回路があ
る。
【０００８】上述したＰＬＬ回路の性能を決定するパラ
メータとして、ＶＣＯ１の出力周波数範囲（ｆmin 〜ｆ
max ）、制御電圧ＶC に対する感度ＫV [MHZ/V] , 周波
数間隔（通常ｆR に等しい）、位相比較器３の変換利得
Ｋφ〔Ｖ／rad 〕、ループフィルタ８の伝達関数Ｋ
F(S), 及び可変分周器２の分周比Ｎ＝ｆO ／ｆR 等があ
る。設計時には上記ＫV , Ｋφ，Ｎは定数とみなすこと
ができるので、実現しようとする性能、即ち設定周波数
ｆO に固定されるまでのロックアップタイム、ＶＣＯ１
の出力信号のＣ／Ｎ（信号対雑音比）及びスプリアス
（主にｆR とその高周波）の減衰量等を決定するのは、
ループフィルタ８の特性によるところが大きい。
メータとして、ＶＣＯ１の出力周波数範囲（ｆmin 〜ｆ
max ）、制御電圧ＶC に対する感度ＫV [MHZ/V] , 周波
数間隔（通常ｆR に等しい）、位相比較器３の変換利得
Ｋφ〔Ｖ／rad 〕、ループフィルタ８の伝達関数Ｋ
F(S), 及び可変分周器２の分周比Ｎ＝ｆO ／ｆR 等があ
る。設計時には上記ＫV , Ｋφ，Ｎは定数とみなすこと
ができるので、実現しようとする性能、即ち設定周波数
ｆO に固定されるまでのロックアップタイム、ＶＣＯ１
の出力信号のＣ／Ｎ（信号対雑音比）及びスプリアス
（主にｆR とその高周波）の減衰量等を決定するのは、
ループフィルタ８の特性によるところが大きい。
【０００９】近年、ＶＣＯの出力周波数範囲の高域化、
周波数間隔の狭帯域化に加え、ディジタル変調方式、Ｔ
ＤＭＡ方式の採用等により、ロックアップタイムの高速
化、ＶＣＯの出力信号のＣ／Ｎ改善、スプリアスレベル
の低減等の特性を全て同時に満足する必要性が高まって
いる。
周波数間隔の狭帯域化に加え、ディジタル変調方式、Ｔ
ＤＭＡ方式の採用等により、ロックアップタイムの高速
化、ＶＣＯの出力信号のＣ／Ｎ改善、スプリアスレベル
の低減等の特性を全て同時に満足する必要性が高まって
いる。
【００１０】このために、従来より、 （１）ＶＣＯ１の出力周波数を下げ、ループの外でてい
倍あるいはミキシングすることにより、所要の設定周波
数ｆO を得る。 （２）ループフィルタ８の時定数を切替える。 等の方法が試みられている。
倍あるいはミキシングすることにより、所要の設定周波
数ｆO を得る。 （２）ループフィルタ８の時定数を切替える。 等の方法が試みられている。
【００１１】
【発明が解決しようとする課題】従来のＰＬＬ回路は以
上のように構成されているので、上述した特性改善のた
めの上記（１）の方法は信号のＣ／Ｎ劣化及び回路の大
形化を招く。また上記（２）の方法は、時定数切替時の
周波数の変動があり、これを抑えるために切替え後のコ
ンデンサにあらかじめ充電しておくという方法もある
が、周波数変動はある程度改善されてもなくなることは
なく、また回路自体複雑で大形化するという問題点があ
った。
上のように構成されているので、上述した特性改善のた
めの上記（１）の方法は信号のＣ／Ｎ劣化及び回路の大
形化を招く。また上記（２）の方法は、時定数切替時の
周波数の変動があり、これを抑えるために切替え後のコ
ンデンサにあらかじめ充電しておくという方法もある
が、周波数変動はある程度改善されてもなくなることは
なく、また回路自体複雑で大形化するという問題点があ
った。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、回路構成を複雑かつ大形化する
ことなく、ロックアップタイムの高速化を図り、かつＶ
ＣＯ出力信号の信号純度及びＣ／Ｎ比を改善することの
できるＰＬＬ回路を得ることを目的としている。
ためになされたもので、回路構成を複雑かつ大形化する
ことなく、ロックアップタイムの高速化を図り、かつＶ
ＣＯ出力信号の信号純度及びＣ／Ｎ比を改善することの
できるＰＬＬ回路を得ることを目的としている。
【００１３】
【課題を解決するための手段】請求項１の発明に係るＰ
ＬＬ回路は、チャージポンプ回路の２つのトランジスタ
の各ベースバイアス抵抗にそれぞれ抵抗を接続し、各抵
抗の接続，切離しをイネーブル信号に基づいて行うスイ
ッチ手段を設けている。
ＬＬ回路は、チャージポンプ回路の２つのトランジスタ
の各ベースバイアス抵抗にそれぞれ抵抗を接続し、各抵
抗の接続，切離しをイネーブル信号に基づいて行うスイ
ッチ手段を設けている。
【００１４】請求項２の発明に係るＰＬＬ回路は、チャ
ージポンプ回路の２つのトランジスタの各ベースバイア
ス抵抗にそれぞれコンデンサを接続し、各コンデンサの
接続，切離しをイネーブル信号に基づいて行うスイッチ
手段を設けている。
ージポンプ回路の２つのトランジスタの各ベースバイア
ス抵抗にそれぞれコンデンサを接続し、各コンデンサの
接続，切離しをイネーブル信号に基づいて行うスイッチ
手段を設けている。
【００１５】
【作用】請求項１の発明におけるＰＬＬ回路は、ロック
アップ後に抵抗を接続することにより、トランジスタの
バイアス点が変更され、位相比較器から出力されるノイ
ズによりチャージポンプ回路が不必要に動作されること
が防止される。
アップ後に抵抗を接続することにより、トランジスタの
バイアス点が変更され、位相比較器から出力されるノイ
ズによりチャージポンプ回路が不必要に動作されること
が防止される。
【００１６】請求項２の発明におけるＰＬＬ回路は、ロ
ックアップ後にコンデンサを接続することにより、位相
比較器から出力されるノイズが吸収されるので、ノイズ
によりチャージポンプ回路が不必要に動作されることが
防止される。
ックアップ後にコンデンサを接続することにより、位相
比較器から出力されるノイズが吸収されるので、ノイズ
によりチャージポンプ回路が不必要に動作されることが
防止される。
【００１７】
【実施例】実施例１．以下、請求項１の発明の一実施例
を図について説明する。図１で図８と実質的に同一部分
には同一符号を付して説明を省略する。図１において７
７は抵抗７３に並列に接続される抵抗、７８は抵抗７５
に並列に接続される抵抗、７９は抵抗７７の接続，切離
しを行うアナログスイッチ、８０は抵抗７８の接続，切
離しを行うアナログスイッチ、９は周波数設定器３から
得られるイネーブル信号を反転してアナログスイッチ７
９，８０のＯＮ，ＯＦＦ制御を行うインバータである。
を図について説明する。図１で図８と実質的に同一部分
には同一符号を付して説明を省略する。図１において７
７は抵抗７３に並列に接続される抵抗、７８は抵抗７５
に並列に接続される抵抗、７９は抵抗７７の接続，切離
しを行うアナログスイッチ、８０は抵抗７８の接続，切
離しを行うアナログスイッチ、９は周波数設定器３から
得られるイネーブル信号を反転してアナログスイッチ７
９，８０のＯＮ，ＯＦＦ制御を行うインバータである。
【００１８】なお、信号ｆR を基準信号とし、トランジ
スタ７１を第１のトランジスタ、トランジスタ７２を第
２のトランジスタ，抵抗７３，７４を第１のベースバイ
アス抵抗、抵抗７５，７６を第２のベースバイアス抵抗
とする。また、アナログスイッチ７９を第１のスイッチ
手段、アナログスイッチ８０を第２のスイッチ手段、抵
抗７７を第１の抵抗、抵抗７８を第２の抵抗とする。
スタ７１を第１のトランジスタ、トランジスタ７２を第
２のトランジスタ，抵抗７３，７４を第１のベースバイ
アス抵抗、抵抗７５，７６を第２のベースバイアス抵抗
とする。また、アナログスイッチ７９を第１のスイッチ
手段、アナログスイッチ８０を第２のスイッチ手段、抵
抗７７を第１の抵抗、抵抗７８を第２の抵抗とする。
【００１９】次に動作について説明する。図１の回路は
全ての素子が５Ｖの電源電圧で動作するものとすると、
位相比較器６の出力信号φV,φR は０Ｖと５Ｖとに変化
する。またチャージポンプ回路７の出力信号はトランジ
スタ７１，７２のベース・エミッタ間電圧ＶBE（≒０．
７Ｖ）を考慮すると、トランジスタ７１がＯＮでトラン
ジスタ７２がＯＦＦのとき４．３Ｖとなり、トランジス
タ７１がＯＦＦでトランジスタ７２がＯＮのとき０．７
Ｖとなる。
全ての素子が５Ｖの電源電圧で動作するものとすると、
位相比較器６の出力信号φV,φR は０Ｖと５Ｖとに変化
する。またチャージポンプ回路７の出力信号はトランジ
スタ７１，７２のベース・エミッタ間電圧ＶBE（≒０．
７Ｖ）を考慮すると、トランジスタ７１がＯＮでトラン
ジスタ７２がＯＦＦのとき４．３Ｖとなり、トランジス
タ７１がＯＦＦでトランジスタ７２がＯＮのとき０．７
Ｖとなる。
【００２０】即ち、信号ｆR とｆV との位相差±２πの
変化に対してチャージポンプ回路７は４．３−０．７＝
３．６Ｖ変化するので、位相比較器６の利得Ｋφ＝３．
６／４π≒０．２８６〔Ｖ／rad 〕となる。またＶＣＯ
１の利得ＫV及び可変分周器２の分周比Ｎは使用するＶ
ＣＯ１と設定周波数間隔とによって定数として求まる。
これらから従来の設定手法によりロックアップタイムが
最小となるようなループフィルタ８の定数を決定するこ
とができる。本実施例ではＫV ＝６９×１０6 〔rad ／
Ｓ・Ｖ〕設定周波数範囲１０３０MHz 〜１０５０MHz 、
周波数間隔２５KHz としたとき、ロックアップタイムの
最小値は約６msecとなる。なお、ループフィルタ８は、
２５KHz 及びその高周波成分を除去するフィルタが含ま
れている。
変化に対してチャージポンプ回路７は４．３−０．７＝
３．６Ｖ変化するので、位相比較器６の利得Ｋφ＝３．
６／４π≒０．２８６〔Ｖ／rad 〕となる。またＶＣＯ
１の利得ＫV及び可変分周器２の分周比Ｎは使用するＶ
ＣＯ１と設定周波数間隔とによって定数として求まる。
これらから従来の設定手法によりロックアップタイムが
最小となるようなループフィルタ８の定数を決定するこ
とができる。本実施例ではＫV ＝６９×１０6 〔rad ／
Ｓ・Ｖ〕設定周波数範囲１０３０MHz 〜１０５０MHz 、
周波数間隔２５KHz としたとき、ロックアップタイムの
最小値は約６msecとなる。なお、ループフィルタ８は、
２５KHz 及びその高周波成分を除去するフィルタが含ま
れている。
【００２１】チャージポンプ回路７は信号φR ，φV の
状態によりトランジスタ７１，７２をＯＮ，ＯＦＦさせ
ることにより、ループフィルタ８内のコンデンサを充放
電させてＶＣＯ１の制御電圧ＶC を生成する。まず、ア
ナログスイッチ７９，８０をＯＦＦにして抵抗７３と７
４および７５と７６とをそれぞれ値を等しくしておくこ
とによりトランジスタ７１，７２のスイッチング動作を
充分高速に行なうことができる。
状態によりトランジスタ７１，７２をＯＮ，ＯＦＦさせ
ることにより、ループフィルタ８内のコンデンサを充放
電させてＶＣＯ１の制御電圧ＶC を生成する。まず、ア
ナログスイッチ７９，８０をＯＦＦにして抵抗７３と７
４および７５と７６とをそれぞれ値を等しくしておくこ
とによりトランジスタ７１，７２のスイッチング動作を
充分高速に行なうことができる。
【００２２】図２はＶＣＯ１の出力周波数を２０MHz に
設定した場合のロックアップタイムの測定結果の一例を
示すものであり、Ｘ軸は時間，Ｙ軸は周波数である。ロ
ックアップタイム８msecが得られる。これは図９に示す
ように周波数設定器３のトリガからＰＬＬ回路が動作を
開始するまでの約２msecを含んでいる。
設定した場合のロックアップタイムの測定結果の一例を
示すものであり、Ｘ軸は時間，Ｙ軸は周波数である。ロ
ックアップタイム８msecが得られる。これは図９に示す
ように周波数設定器３のトリガからＰＬＬ回路が動作を
開始するまでの約２msecを含んでいる。
【００２３】しかしながらこの図２において明らかなよ
うに、ロック後においてもＶＣＯ１の出力周波数は変動
している。この状態では図３，図４に示すように、ＶＣ
Ｏ１の出力信号の信号純度（図３）、及びＣ／Ｎ（図
４）はあまり良くない。これはロックはしても、図１０
に示すようにφV , φR にひげ状のノイズｎが存在する
ため、ロック後はトランジスタ７１，７２が共にＯＦＦ
となるはずが、ＯＮ，ＯＦＦ動作してしまい、このた
め、トランジスタ７１，７２に電流が流れ、ノイズｎが
ループフィルタ８へ伝わって制御電圧ＶC を変化させる
ことによっている。このため、図４においては出力信号
にひげ状のノイズｎが２５KHz 間隔で現われている。
うに、ロック後においてもＶＣＯ１の出力周波数は変動
している。この状態では図３，図４に示すように、ＶＣ
Ｏ１の出力信号の信号純度（図３）、及びＣ／Ｎ（図
４）はあまり良くない。これはロックはしても、図１０
に示すようにφV , φR にひげ状のノイズｎが存在する
ため、ロック後はトランジスタ７１，７２が共にＯＦＦ
となるはずが、ＯＮ，ＯＦＦ動作してしまい、このた
め、トランジスタ７１，７２に電流が流れ、ノイズｎが
ループフィルタ８へ伝わって制御電圧ＶC を変化させる
ことによっている。このため、図４においては出力信号
にひげ状のノイズｎが２５KHz 間隔で現われている。
【００２４】そこで、本実施例においては、アナログス
イッチ７９，８０をＯＮとして抵抗７７，７８を抵抗７
３，７５に並列に接続することによって、ロック後にお
いて、ひげ状のノイズｎを感知しないようにして、トラ
ンジスタ７１，７２を常にＯＦＦ状態となるようにして
いる。即ち、動作開始後はアナログスイッチ７９，８０
をＯＦＦにして抵抗７７，７８を切離し、φR ，φV の
最大値（５Ｖ）と最小値（０Ｖ）との中間値をトランジ
スタ７１，７２のＯＮ，ＯＦＦのしきい値となるように
する。そしてＶＣＯ１の出力周波数が許容周波数範囲と
なったときに、アナログスイッチ７９，８０をＯＮにし
てトランジスタ７１，７２が動作しないようなしきい値
に変更する。アナログスイッチ７９，８０はイネーブル
信号ＥＮを反転したインバータ９の出力により、直接Ｏ
Ｎ，ＯＦＦ制御が行われる。
イッチ７９，８０をＯＮとして抵抗７７，７８を抵抗７
３，７５に並列に接続することによって、ロック後にお
いて、ひげ状のノイズｎを感知しないようにして、トラ
ンジスタ７１，７２を常にＯＦＦ状態となるようにして
いる。即ち、動作開始後はアナログスイッチ７９，８０
をＯＦＦにして抵抗７７，７８を切離し、φR ，φV の
最大値（５Ｖ）と最小値（０Ｖ）との中間値をトランジ
スタ７１，７２のＯＮ，ＯＦＦのしきい値となるように
する。そしてＶＣＯ１の出力周波数が許容周波数範囲と
なったときに、アナログスイッチ７９，８０をＯＮにし
てトランジスタ７１，７２が動作しないようなしきい値
に変更する。アナログスイッチ７９，８０はイネーブル
信号ＥＮを反転したインバータ９の出力により、直接Ｏ
Ｎ，ＯＦＦ制御が行われる。
【００２５】図５はアナログスイッチ７９，８０をＯＮ
にした場合の信号スペクトル純度を示すもので、Ｘ軸は
周波数，Ｙ軸はレベルであり、図３と比べて純度が改善
されていることが判る。また、図６はアナログスイッチ
７９，８０をＯＮにした場合のＣ／Ｎ特性を示すもの
で、図４のひげ状のノイズｎが除去され、Ｃ／Ｎが改善
されている。
にした場合の信号スペクトル純度を示すもので、Ｘ軸は
周波数，Ｙ軸はレベルであり、図３と比べて純度が改善
されていることが判る。また、図６はアナログスイッチ
７９，８０をＯＮにした場合のＣ／Ｎ特性を示すもの
で、図４のひげ状のノイズｎが除去され、Ｃ／Ｎが改善
されている。
【００２６】実施例２．図７は請求項２の発明の一実施
例を示すもので、チャージポンプ回路７のみを示してあ
り、他の構成は図１と同一である。図７においては、図
１の抵抗７７，７８に代えてそれぞれ第１，第２のコン
デンサとしてのコンデンサ８１，８２を設け、これをア
ナログスイッチ７９，８０により接続，切離しするよう
にしている。
例を示すもので、チャージポンプ回路７のみを示してあ
り、他の構成は図１と同一である。図７においては、図
１の抵抗７７，７８に代えてそれぞれ第１，第２のコン
デンサとしてのコンデンサ８１，８２を設け、これをア
ナログスイッチ７９，８０により接続，切離しするよう
にしている。
【００２７】上記構成によれば、ロック後の安定状態で
信号φR ，φV がひげ状となっても、これは高周波成分
なので、コンデンサ８１，８２により有効に吸収するこ
とができる。
信号φR ，φV がひげ状となっても、これは高周波成分
なので、コンデンサ８１，８２により有効に吸収するこ
とができる。
【００２８】
【発明の効果】以上のように、請求項１の発明によれ
ば、チャージポンプ回路のベースバイアス抵抗に抵抗を
接続し、この抵抗の接続，切離しを周波数設定器からの
イネーブル信号により動作するスイッチ手段により行う
ように構成したので、バイアス点が変更されてノイズに
よりチャージポンプ回路が不必要に動作することがな
く、のためロックアップタイムの高速化を図りながら、
かつ信号スペクトル純度及びＣ／Ｎの向上を図ることが
でき、また、追加部品も少く、簡単な構成で実現できる
効果がある。
ば、チャージポンプ回路のベースバイアス抵抗に抵抗を
接続し、この抵抗の接続，切離しを周波数設定器からの
イネーブル信号により動作するスイッチ手段により行う
ように構成したので、バイアス点が変更されてノイズに
よりチャージポンプ回路が不必要に動作することがな
く、のためロックアップタイムの高速化を図りながら、
かつ信号スペクトル純度及びＣ／Ｎの向上を図ることが
でき、また、追加部品も少く、簡単な構成で実現できる
効果がある。
【００２９】また、請求項２の発明によれば、チャージ
ポンプ回路のベースバイアス抵抗にコンデンサを接続
し、このコンデンサの接続，切離しを周波数設定器から
のイネーブル信号により動作するスイッチ手段により行
うように構成したので、ノイズが吸収されて、チャージ
ポンプ回路が不必要に動作することがなく、このため、
ックアップタイムの高速化を図りながら、かつ信号純度
及びＣ／Ｎの向上を図ることができ、また、追加部品も
少く、簡単な構成で実現できる効果がある。
ポンプ回路のベースバイアス抵抗にコンデンサを接続
し、このコンデンサの接続，切離しを周波数設定器から
のイネーブル信号により動作するスイッチ手段により行
うように構成したので、ノイズが吸収されて、チャージ
ポンプ回路が不必要に動作することがなく、このため、
ックアップタイムの高速化を図りながら、かつ信号純度
及びＣ／Ｎの向上を図ることができ、また、追加部品も
少く、簡単な構成で実現できる効果がある。
【図１】請求項１の発明の一実施例を示す構成図であ
る。
る。
【図２】ロックアップタイムの測定結果を示すグラフ図
である。
である。
【図３】アナログスイッチＯＦＦ時の信号スペクトル純
度を示すグラフ図である。
度を示すグラフ図である。
【図４】アナログスイッチＯＦＦ時のＣ／Ｎを示すグラ
フ図である。
フ図である。
【図５】アナログスイッチＯＮ時の信号スペクトル純度
を示すグラフ図である。
を示すグラフ図である。
【図６】アナログスイッチＯＮ時のＣ／Ｎを示すグラフ
図である。
図である。
【図７】請求項２の発明の一実施例を示す構成図であ
る。
る。
【図８】従来のＰＬＬ回路を示す構成図である。
【図９】周波数設定器の動作を示すタイミングチャート
である。
である。
【図１０】位相比較器の動作を示すタイミングチャート
である。
である。
【符号の説明】 １ ＶＣＯ（電圧制御発振器） ２ 可変分周器 ３ 周波数設定器 ６ 位相比較器 ７ チャージポンプ回路 ７１ トランジスタ（第１のトランジスタ） ７２ トランジスタ（第２のトランジスタ） ７３，７４ 抵抗（第１のベースバイアス抵抗） ７５，７６ 抵抗（第２のベースバイアス抵抗） ７７ 抵抗（第１の抵抗） ７８ 抵抗（第２の抵抗） ７９ アナログスイッチ（第１のスイッチ手段） ８０ アナログスイッチ（第２のスイッチ手段） ８１ コンデンサ（第１のコンデンサ） ８２ コンデンサ（第２のコンデンサ） ＶC 制御電圧 ＥＮ イネーブル信号
Claims (2)
- 【請求項１】 制御電圧により出力周波数が制御される
電圧制御発振器と、上記電圧制御発振器の出力信号を分
周する可変分周器と、上記可変分周器の分周比を示すデ
ータを与えイネーブル信号により上記分周比の設定を行
う周波数設定器と、上記可変分周器の出力信号と基準信
号とを位相比較する位相比較器と、第１のベースバイア
ス抵抗が接続された第１のトランジスタとこの第１のト
ランジスタと相補的に接続され第２のベースバイアス抵
抗が接続された第２のトランジスタとから成り、上記位
相比較器の出力信号により動作されるチャージポンプ回
路と、上記チャージポンプ回路の出力信号が加えられ上
記制御電圧を出力するローパスフィルタから成るループ
フィルタと、上記第１のベースバイアス抵抗に接続され
る第１の抵抗と上記第１の抵抗の接続，切離しを上記イ
ネーブル信号に基づいて行う第１のスイッチ手段と、上
記第２のベースバイアス抵抗に接続される第２の抵抗
と、上記第２の抵抗の接続，切離しを上記イネーブル信
号に基づいて行う第２のスイッチ手段とを備えたＰＬＬ
回路。 - 【請求項２】 制御電圧により出力周波数が制御される
電圧制御発振器と、上記電圧制御発振器の出力信号を分
周する可変分周器と、上記可変分周器の分周比を示すデ
ータを与えイネーブル信号により上記分周比の設定を行
う周波数設定器と、上記可変分周器の出力信号と基準信
号とを位相比較する位相比較器と、第１のベースバイア
ス抵抗が接続された第１のトランジスタとこの第１のト
ランジスタと相補的に接続され第２のベースバイアス抵
抗が接続された第２のトランジスタとから成り、上記位
相比較器の出力信号により動作されるチャージポンプ回
路と、上記チャージポンプ回路の出力信号が加えられ上
記制御電圧を出力するローパスフィルタから成るループ
フィルタと、上記第１のベースバイアス抵抗に接続され
る第１のコンデンサと上記第１のコンデンサの接続，切
離しを上記イネーブル信号に基づいて行う第１のスイッ
チ手段と、上記第２のベースバイアス抵抗に接続される
第２のコンデンサと、上記第２のコンデンサの接続，切
離しを上記イネーブル信号に基づいて行う第２のスイッ
チ手段とを備えたＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4358754A JPH06204864A (ja) | 1992-12-28 | 1992-12-28 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4358754A JPH06204864A (ja) | 1992-12-28 | 1992-12-28 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204864A true JPH06204864A (ja) | 1994-07-22 |
Family
ID=18460946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4358754A Pending JPH06204864A (ja) | 1992-12-28 | 1992-12-28 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204864A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407619B1 (en) | 1999-09-14 | 2002-06-18 | Nec Corporation | Charge pump circuit and PLL circuit using the same |
-
1992
- 1992-12-28 JP JP4358754A patent/JPH06204864A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407619B1 (en) | 1999-09-14 | 2002-06-18 | Nec Corporation | Charge pump circuit and PLL circuit using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001735B2 (ja) | 位相同期ループ周波数シンセサイザ | |
| JP2003517755A (ja) | スイッチトキャパシタ抵抗器を用いたｐｌｌループ・フィルタ | |
| US6864729B2 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| US20020008586A1 (en) | PLL Frequency synthesizer circuit | |
| JPH06204864A (ja) | Ｐｌｌ回路 | |
| JP2811994B2 (ja) | 位相同期回路 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2000040959A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3473413B2 (ja) | 位相同期回路 | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| JPH08321774A (ja) | 位相同期式周波数シンセサイザ | |
| JPS6324666Y2 (ja) | ||
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPH0897717A (ja) | 位相同期ループのロック検出回路 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH0314826Y2 (ja) | ||
| JPH0653824A (ja) | 位相同期発振器 | |
| JPH0786933A (ja) | Ｐｌｌシンセサイザ | |
| US20050266816A1 (en) | PLL synthesizer | |
| JPH1070459A (ja) | 位相同期ループ・周波数シンセサイザ | |
| JP2002368612A (ja) | Ｐｌｌ回路 | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ |