JPH03152935A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03152935A JPH03152935A JP1292730A JP29273089A JPH03152935A JP H03152935 A JPH03152935 A JP H03152935A JP 1292730 A JP1292730 A JP 1292730A JP 29273089 A JP29273089 A JP 29273089A JP H03152935 A JPH03152935 A JP H03152935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried layer
- epitaxial film
- buried
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 238000009826 distribution Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 description 16
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 11
- 229910052787 antimony Inorganic materials 0.000 description 10
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバイポーラ
デバイスの埋込層の形成方法に関する。
デバイスの埋込層の形成方法に関する。
従来、高速・高集積用のバイポーラデバイスの製造方法
においては、半導体基板の同一箇所に一種類の不純物の
みを添加して埋込層を形成し、この埋込層上にエピタキ
シャル成長を行っていた。
においては、半導体基板の同一箇所に一種類の不純物の
みを添加して埋込層を形成し、この埋込層上にエピタキ
シャル成長を行っていた。
この時、埋込層である高濃度不純物添加領域とエピタキ
シャル膜の間の不純物濃度遷移領域の濃度フロファイル
は、不純物種やエピタキシャル成長条件により変化する
。
シャル膜の間の不純物濃度遷移領域の濃度フロファイル
は、不純物種やエピタキシャル成長条件により変化する
。
従来、高速・高集積用バイポーラデバイスにおいては、
素子特性向上のため添加不純物として砒素を用い、埋込
み層の抵抗を下げている。しかし、砒素はエピタキシャ
ル成長におけるオートドービンダがはげしいため、エピ
タキシャル膜と埋込層の界面の不純物プロファイルを制
御することがむずかしく、通常、エピタキシャル膜成長
でのチャージ枚数を減らすことによって界面の不純物プ
ロファイルをコントロールしている。
素子特性向上のため添加不純物として砒素を用い、埋込
み層の抵抗を下げている。しかし、砒素はエピタキシャ
ル成長におけるオートドービンダがはげしいため、エピ
タキシャル膜と埋込層の界面の不純物プロファイルを制
御することがむずかしく、通常、エピタキシャル膜成長
でのチャージ枚数を減らすことによって界面の不純物プ
ロファイルをコントロールしている。
一方、他の埋込み要用不純物としてアンチモンが用いら
れるが、埋込み層の抵抗を砒素はど下げることができな
い。
れるが、埋込み層の抵抗を砒素はど下げることができな
い。
上述した従来の半導体装置製造方法は、エピタキシャル
膜と埋込み層との界面の不純物プロファイルのコントー
ルが困難であったり、埋込み層の抵抗を十分に低くする
ことができないという欠点がある。
膜と埋込み層との界面の不純物プロファイルのコントー
ルが困難であったり、埋込み層の抵抗を十分に低くする
ことができないという欠点がある。
本発明の半導体装置の製造方法は、半導体基板の同一箇
所に少くとも２種類の不純物を導入して埋込層を形成し
たのち、この埋込層上にエピタキシャル膜を形成するも
のである。
所に少くとも２種類の不純物を導入して埋込層を形成し
たのち、この埋込層上にエピタキシャル膜を形成するも
のである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための半導体チップの断面図である。
るための半導体チップの断面図である。
まず第１図（ａ）に示すように、比抵抗１０Ω・印のＰ
型シリコン基板１０表面にアンチモン（Ｓ ｂ）を層抵
抗が２５Ω／口、ｐｎ接合深さが２μｍとなるように拡
散して、アンチモン拡散層２の埋込層を形成する。
型シリコン基板１０表面にアンチモン（Ｓ ｂ）を層抵
抗が２５Ω／口、ｐｎ接合深さが２μｍとなるように拡
散して、アンチモン拡散層２の埋込層を形成する。
次に第１図（ｂ）に示すように、アンチモン拡散層２上
に砒素（Ａｓ）を加速電圧７０ｋｅＶ。
に砒素（Ａｓ）を加速電圧７０ｋｅＶ。
ドーズ量１×１０１５個／ ｃｆの条件でイオン注入し
たのち、１１００℃で３０分間熱処理してアンチモン・
砒素拡散層３の埋込層を形成する。
たのち、１１００℃で３０分間熱処理してアンチモン・
砒素拡散層３の埋込層を形成する。
最後に第１図（Ｃ）に示すように、アンチモン・砒素拡
散層３の上にエピタキシャル膜４を形成する。エピタキ
シャル成長では、成長温度１１００℃、成長ガスとして
ジクロロシラン（Ｓ Ｉ Ｈ２Ｃρ２）と水素（Ｈ２）
を用い、ノンドープで、厚さ２μｍの膜の成長を行なっ
た。この時、砒素の拡散係数が大きいため、アンチモン
拡散層２はアンチモン・砒素拡散層３と一体化される。
散層３の上にエピタキシャル膜４を形成する。エピタキ
シャル成長では、成長温度１１００℃、成長ガスとして
ジクロロシラン（Ｓ Ｉ Ｈ２Ｃρ２）と水素（Ｈ２）
を用い、ノンドープで、厚さ２μｍの膜の成長を行なっ
た。この時、砒素の拡散係数が大きいため、アンチモン
拡散層２はアンチモン・砒素拡散層３と一体化される。
また、比較試料として、本実施例と同様の基板に砒素（
Ａｓ）を、層抵抗が１５Ω／口、ｐｎ接合深さが２μｍ
となるように拡散して砒素拡散層を形成し、この砒素拡
散層上にエピタキシャル膜を成長させたものを形成した
。そして、上記の２種類のウェーハの深さ方向の不純物
濃度プロファイルを拡がり抵抗測定法により比較した。
Ａｓ）を、層抵抗が１５Ω／口、ｐｎ接合深さが２μｍ
となるように拡散して砒素拡散層を形成し、この砒素拡
散層上にエピタキシャル膜を成長させたものを形成した
。そして、上記の２種類のウェーハの深さ方向の不純物
濃度プロファイルを拡がり抵抗測定法により比較した。
その結果を第２図に示す。
第２図に示したように、本実施例は、従来例に比べて、
エピタキシャル膜表面の不純物分布のだれが小さく、埋
込層からのオートドーピングが少いことが分る。また、
埋込層の層抵抗も本実施例では従来例のものと同程度で
あった。また、従来例でエピタキシャル膜と埋込み層と
の間の不純物分布のだれをおさえるには、エピタキシャ
ル成長で同一成長のウェー八枚数を本実施例の４０％に
しなければならなかった。
エピタキシャル膜表面の不純物分布のだれが小さく、埋
込層からのオートドーピングが少いことが分る。また、
埋込層の層抵抗も本実施例では従来例のものと同程度で
あった。また、従来例でエピタキシャル膜と埋込み層と
の間の不純物分布のだれをおさえるには、エピタキシャ
ル成長で同一成長のウェー八枚数を本実施例の４０％に
しなければならなかった。
また、本実施例と従来例とを用いてバイポーラデバイス
を作成し、デバイスの高速動作性能を表す遮断周波数を
測定した結果、本実施例のものは従来例のものに比べて
、遮断周波数が約１．３倍に増加した。
を作成し、デバイスの高速動作性能を表す遮断周波数を
測定した結果、本実施例のものは従来例のものに比べて
、遮断周波数が約１．３倍に増加した。
第３図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための半導体基板の断面図である。本第２の実施例で
は、Ｐ型埋込み層とエピタキシャル層を持った半導体装
置について述べる。
るための半導体基板の断面図である。本第２の実施例で
は、Ｐ型埋込み層とエピタキシャル層を持った半導体装
置について述べる。
まず第２図（ａ）に示すように、比抵抗１５Ω・印のｎ
型シリコン基板５の表面に硼素（Ｂ）を層抵抗が４０Ω
／口、ｐｎ接合深さが２．５μｍとなるように拡散して
、硼素拡散層６を形成する。
型シリコン基板５の表面に硼素（Ｂ）を層抵抗が４０Ω
／口、ｐｎ接合深さが２．５μｍとなるように拡散して
、硼素拡散層６を形成する。
次に第２図（ｂ）に示すように、硼素拡散層６上−
に砒素（Ａｓ）を、加速電圧７０ｋｅＶ、 ドーズ量
２Ｘ１０”個／ ａｎｔの条件でイオン注入し、その後
、１１００℃で３０分間熱処理し、硼素・砒素拡散層７
を形成する。
２Ｘ１０”個／ ａｎｔの条件でイオン注入し、その後
、１１００℃で３０分間熱処理し、硼素・砒素拡散層７
を形成する。
最後に第７図（ｃ）に示すように、硼素・砒素拡散層７
の上にエピタキシャル膜８を形成する。エピタキシャル
成長では成長温度１１００℃、成長ガスとしてジクロロ
シラン（ｓ １Ｈ２Ｃｎ２）と水素（Ｈ２）を用い、ノ
ンドープで厚さ１．５μｍの成長を行った。
の上にエピタキシャル膜８を形成する。エピタキシャル
成長では成長温度１１００℃、成長ガスとしてジクロロ
シラン（ｓ １Ｈ２Ｃｎ２）と水素（Ｈ２）を用い、ノ
ンドープで厚さ１．５μｍの成長を行った。
また、比較試料として、第２の実施例と同様の基板に硼
素（Ｂ）を、層抵抗が３０Ω／口＋ｐｎ接合深さが２．
５μｍとなるように拡散して硼素拡散層を形成し、この
硼素拡散層上にエピタキシャル膜を成長させたものを形
成した。そして上記の２種類のウェーハの深さ方向の不
純物濃度プロファイルを拡がり抵抗測定法により比較し
た。その結果を第４図に示す。
素（Ｂ）を、層抵抗が３０Ω／口＋ｐｎ接合深さが２．
５μｍとなるように拡散して硼素拡散層を形成し、この
硼素拡散層上にエピタキシャル膜を成長させたものを形
成した。そして上記の２種類のウェーハの深さ方向の不
純物濃度プロファイルを拡がり抵抗測定法により比較し
た。その結果を第４図に示す。
第４図に示したように、本第２の実施例は、従来例に比
べて、エピタキシャル膜表面の不純物分６− 布のだれが小さく、埋込層からのオートドーピングが少
いことが分る。また、従来例でエピタキシャル膜と埋込
み層との間の不純物分布のだれをおさえるためには、エ
ピタキシャル成長で同一成長のウェーハ枚数を水弟２の
実施例の３５％にしなければならなかった。
べて、エピタキシャル膜表面の不純物分６− 布のだれが小さく、埋込層からのオートドーピングが少
いことが分る。また、従来例でエピタキシャル膜と埋込
み層との間の不純物分布のだれをおさえるためには、エ
ピタキシャル成長で同一成長のウェーハ枚数を水弟２の
実施例の３５％にしなければならなかった。
また、水弟２の実施例と従来例とを用いてバイポーラデ
バイスを作成し、デバイスの遮断周波数を測定した。そ
の結果、水弟２の実施例のものは従来例のものに比べて
、遮断周波数が約１．２倍に増加した。
バイスを作成し、デバイスの遮断周波数を測定した。そ
の結果、水弟２の実施例のものは従来例のものに比べて
、遮断周波数が約１．２倍に増加した。
以上説明したように本発明は、半導体基板の同一箇所に
少くとも２種類の不純物を導入して埋込層を形成したの
ち、この埋込層上にエピタキシャル膜を形成することに
より、エピタキシャル膜を埋込層との界面の不純物分布
のだれ、すなわち埋込層からの不純物のオートドーピン
グ量を抑制することができるため、半導体装置を高速化
できる効果がある。
少くとも２種類の不純物を導入して埋込層を形成したの
ち、この埋込層上にエピタキシャル膜を形成することに
より、エピタキシャル膜を埋込層との界面の不純物分布
のだれ、すなわち埋込層からの不純物のオートドーピン
グ量を抑制することができるため、半導体装置を高速化
できる効果がある。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための半導体チップの断面図、第２図は第１の実施例
における深さ方向の不純物濃度を示す図、第３図（ａ）
〜（ｃ）は本発明の第２の実施例を説明するための半導
体チップの断面図、第４図は第２の実施例における深さ
方向の不純物濃度を示す図である。 １・・・・・・ＰＷシリコン基板、２・川・・アンチモ
ン拡散層、３・・・・・・アンチモン・砒素拡散層、４
・・・・・・エピタキシャル膜、５・・・・・・ｎ型シ
リコン基板、第 牢 図 ７９
るための半導体チップの断面図、第２図は第１の実施例
における深さ方向の不純物濃度を示す図、第３図（ａ）
〜（ｃ）は本発明の第２の実施例を説明するための半導
体チップの断面図、第４図は第２の実施例における深さ
方向の不純物濃度を示す図である。 １・・・・・・ＰＷシリコン基板、２・川・・アンチモ
ン拡散層、３・・・・・・アンチモン・砒素拡散層、４
・・・・・・エピタキシャル膜、５・・・・・・ｎ型シ
リコン基板、第 牢 図 ７９
Claims (1)
- 半導体基板の同一箇所に少くとも２種類の不純物を導
入して埋込層を形成したのち、この埋込層上にエピタキ
シャル膜を形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292730A JPH03152935A (ja) | 1989-11-09 | 1989-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292730A JPH03152935A (ja) | 1989-11-09 | 1989-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03152935A true JPH03152935A (ja) | 1991-06-28 |
Family
ID=17785580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292730A Pending JPH03152935A (ja) | 1989-11-09 | 1989-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03152935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773917A (en) * | 1993-10-27 | 1998-06-30 | Fujitsu Limited | Surface acoustic wave device and production process thereof |
-
1989
- 1989-11-09 JP JP1292730A patent/JPH03152935A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773917A (en) * | 1993-10-27 | 1998-06-30 | Fujitsu Limited | Surface acoustic wave device and production process thereof |
| US5774962A (en) * | 1993-10-27 | 1998-07-07 | Fujitsu Limited | Process for producing a surface acoustic wave device |
| USRE38002E1 (en) * | 1993-10-27 | 2003-02-25 | Fujitsu Limited | Process for providing a surface acoustic wave device |
| USRE38278E1 (en) * | 1993-10-27 | 2003-10-21 | Fujitsu Limited | Surface acoustic wave device and production process thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495010A (en) | Method for manufacturing fast bipolar transistors | |
| US3971059A (en) | Complementary bipolar transistors having collector diffused isolation | |
| US5126278A (en) | Method of manufacturing bipolar transistor by implanting intrinsic impurities | |
| TW200406919A (en) | Graded-base-bandgap bipolar transistor having a constant-bandgap in the base | |
| JPH03152935A (ja) | 半導体装置の製造方法 | |
| JP3211349B2 (ja) | 半導体装置、およびその製造方法 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JP3129586B2 (ja) | 縦型バイポーラトランジスタ | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS60136372A (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JPH0418460B2 (ja) | ||
| JPS6129537B2 (ja) | ||
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH01108771A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH01109738A (ja) | 半導体装置の製造方法 | |
| JPH04345033A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH04139821A (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPS62260365A (ja) | 半導体装置の製造方法 |