JPH03154378A - 耐放射線半導体装置の製造方法 - Google Patents

耐放射線半導体装置の製造方法

Info

Publication number
JPH03154378A
JPH03154378A JP1293495A JP29349589A JPH03154378A JP H03154378 A JPH03154378 A JP H03154378A JP 1293495 A JP1293495 A JP 1293495A JP 29349589 A JP29349589 A JP 29349589A JP H03154378 A JPH03154378 A JP H03154378A
Authority
JP
Japan
Prior art keywords
oxide film
film
boron
radiation
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1293495A
Other languages
English (en)
Other versions
JP2680448B2 (ja
Inventor
Kaoru Hama
薫 波磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP1293495A priority Critical patent/JP2680448B2/ja
Priority to DE69030554T priority patent/DE69030554T2/de
Priority to KR1019900018103A priority patent/KR910010633A/ko
Priority to EP90121469A priority patent/EP0427285B1/en
Publication of JPH03154378A publication Critical patent/JPH03154378A/ja
Priority to US07/974,662 priority patent/US5284793A/en
Application granted granted Critical
Publication of JP2680448B2 publication Critical patent/JP2680448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01338—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/20—Diffusion for doping of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、特に人工衛星等による宇宙環境下、あるい
は原子力発電設備内等のように放射線が放射される環境
下で使用される耐放射線半導体装置の製造方法に関する
。
（従来の技術） 半導体装置に放射線、特にＸ線やγ線が照射されると、
酸化膜中に多量の固定電荷が形成されることが知られて
いる。そして、この固定電荷の影響により、酸化膜下部
のＰ型基板がＮ型に反転することも知られている。つま
り、フィールド酸化膜に正電荷が蓄積されると素子間の
リーク電流が増加し、また、ゲート酸化膜に正電荷が蓄
積されるとトランジスタの閾値電圧が変動するという問
題が発生する。また、微細なＬＤＤ）ランジスタでは、
ゲート電極の側壁上に形成されている酸化膜に多量の正
電荷、が蓄積されると、低濃度のＮ−型領域に多量の電
子が集合するいわゆるアキュムレーシジン状態となり、
ＬＤＤトランジスタとして作用しな（なるという問題が
発生する。
これらの問題点を解決するための従来技術として、フィ
ールド酸化膜に対してはガートバンド構造の採用、フィ
ールド酸化膜形成温度の低温化、フィールド酸化膜の２
層化等がある。また、ゲート酸化膜に対しては薄膜化、
低温化等が効果的であることが知られている。
一方、ＬＤＤトランジスタにおけるゲート電極側壁上の
酸化膜については、耐放射線性を強化する技術は特に開
発されていない。
（発明が解決しようとする課題） しかし、ガートバンド構造を持つ半導体装置は、マスク
設計時に耐放射線を考慮した素子配置を決定しなければ
ならず、設計が困難になるという欠点がある。また、フ
ィールド酸化膜を低温で形成する場合には、膜の成長に
長時間を要し、製造上実用的ではない。さらに、酸化膜
の２層化は、膜の形成後の熱工程により層間の界面が消
失し、効果がなくなるという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、耐放射線特性が良好な半導体装置を
容易に製造することができる耐放射線半導体装置の製造
方法を提供することにある。
［発明の構成コ （課題を解決するための手段） この発明の耐放射線半導体装置の製造方法は、半導体基
板上に酸化膜を形成する工程と、上記酸化膜上に金属ボ
ロンの膜あるいはボロンを含む膜を堆積する工程と、熱
処理によって上記膜から上記酸化膜に対しボロンを導入
する工程とを具備したことを特徴とする。
また、この発明の耐放射線半導体装置の製造方法は、半
導体基板上に素子分離用酸化膜及びゲート絶縁膜用酸化
膜を形成する工程と、上記素子分離用酸化膜及びゲート
絶縁膜用酸化膜上に金属ボロンの膜あるいはボロンを含
む膜を堆積する工程と、熱処理によって上記金属ボロン
の膜あるいはボロンを含む膜から上記素子分離用酸化膜
及びゲート絶縁膜用酸化膜に対しボロンを導入する工程
とを具備したことを特徴とする。
さらにこの発明の耐放射線半導体装置の製造方法は、半
導体基板上にゲート電極を形成する工程と、上記ゲート
電極上に酸化膜を堆積する工程と、上記酸化膜上に金属
ボロンの膜あるいはボロンを含む膜を堆積する工程と、
熱処理によって上記金属ボロンの膜あるいはボロンを含
む膜から上記酸化膜に対しボロンを導入する工程と、上
記酸化膜を上記ゲート電極の側壁上にのみ残す工程とを
具備したことを特徴とする。
（作用） 半導体基板上に酸化膜を形成した後、全面に金属ボロン
の膜あるいはボロンを含む膜を堆積し、次に、熱処理に
よって上記金属ボロンの膜あるいはボロンを含む膜から
上記酸化膜に対しボロンを導入することにより、耐放射
線性能の向上を図ることができる。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図（ａ）ないしくｆ）は、この発明をＭＯＳ）ラン
ジスタの製造に実施した場合の第１の実施例方法を各工
程順に示す断面図である。
まず、第１図（ａ）に示すように、Ｐ型のシリコン半導
体基板ｌｌ上に選択酸化法等によってフィールド酸化膜
１２及びゲート酸化膜１３を形成し、さらにその上にＣ
ＶＤ法（化学的気相成長法）等により多結晶シリコン膜
１４を堆積する。
次に第１図（ｂ）に示すように、上記多結晶シリコン膜
１４上に真空蒸着法等により金属ボロン膜１５を０．１
μｍ程度の厚さに堆積する。
その後、第１図（Ｃ）に示すように、酸素を含まない雰
囲気中で９００℃以上の熱処理を行い、上記多結晶シリ
コン膜１４を緩衝材として用いて、上記金属ボロン膜１
５からフィールド酸化膜１２及びゲート酸化膜１３に対
してボロン（Ｂ）を拡散させ、上記フィールド酸化膜１
２及びゲート酸化膜１３の表面にボロン導入領域１６を
形成する。その後、上記金属ボロン膜１５を剥離し、さ
らにその下部の多結晶シリコン膜１４も剥離し、フィー
ルド酸化膜１２及びゲート酸化膜１３の表面を露出させ
る。
続いて第１図（ｄ）に示すように、上記フィールド酸化
膜１２及びゲート酸化膜１３の表面にＣＶＤ法等により
新たな多結晶シリコン膜Ｉ７を堆積し、さらにこの多結
晶シリコン膜１７の表面にリン（Ｐ）を導入する。この
ときのリン濃度は、この後、この多結晶シリコン膜１７
をバターニングしてゲート電極を形成する際に、このゲ
ート電極の抵抗が十分に低くなるような濃度であればよ
い。
次に第１図（ｅ）に示すように、熱工程により、上記多
結晶シリコン膜Ｉ７に導入されたリンの拡散を行う。こ
のとき、同時に上記フィールド酸化膜１２及びゲート酸
化膜１３のボロン導入領域１６からボロンの拡散が行わ
れ、このボロン拡散がゲート酸化膜１３と基板１１との
界面近くまで進行した時点でこの拡散工程を中止する。
続いて第１図（ｆ）に示すように、所定のマスクを用い
た選択エツチング法により上記多結晶シリコン膜１７を
バターニングしてゲート電極１８を形成し、その後、こ
のゲート電極１８及び前記フィールド酸化膜１２をマス
クに用いてＮ型の不純物、例えばヒ素（Ａｓ）イオンを
基板１１の表面に注入し、その後、活性化させることに
よってソース、ドレイン領域となる一対のＮ″型領領域
１９２０を形成する。
ところで、上記のようにして製造されたＭＯＳトランジ
スタにＸ線やγ線等の放射線が照射されると、多量の電
子、正孔対が発生する。周知のように、酸化膜中の電子
の移動速度は正孔に比べて速い。このため、従来の半導
体装置と同様にボロンが導入されていなければ、フィー
ルド酸化膜１２及びゲート酸化膜１３に発生した電子、
正孔対のうちの電子は速く消滅し、多量の正孔が残り、
これがフィールド酸化膜１２内及びゲート酸化膜１３内
に蓄積されることになる。しかし、上記方法によって製
造されたＭＯＳ）ランジスタでは、フィールド酸化膜１
２内及びゲート酸化膜１３内にボロンが導入されており
、放射線の照射により発生した電子がこのボロン原子の
作るトラップに一度捕獲された後、再び放出されるため
、これらの電子が正孔と再結合する確率が高くなる。こ
の結果、フィールド酸化膜１２内及びゲート酸化膜１３
内に蓄積される正孔の量が従来に比べて大幅に減少する
。
また、上記実施例の方法によれば、ガートバンド構造を
採用する必要がないために設計が容易に行え、また、フ
ィールド酸化膜を比較的高温で形成することができるの
で、従来からの製造プロセスがそのまま使用でき、もっ
て容易に製造することができる。
しかも、上記実施例の方法では、フィールド酸化膜１２
及びゲート酸化膜１３にボロンを導入する際に、金属ボ
ロン膜１５からの拡散という方法によって行うようにし
ているため、他の方法、例えばイオン注入法等と比べ、
酸化膜の損傷を大幅に低減することができ、装置の信頼
性の向上を図ることが可能である。
第２図（ａ）ないしくＣ）は、この発明をＭＯＳ）ラン
ジスタの製造に実施した場合の第２の実施例方法を各工
程順に示す断面図である。
まず、第２図（ａ）に示すように、Ｐ型のシリコン半導
体基板２１上に、所定のパターンを有する選択酸化用の
マスク部材、例えばシリコン窒化膜２２を形成し、続い
てこのシリコン窒化膜２２をマスクに用いた熱酸化法に
より、上記基板２１上にフィールド酸化膜２３を形成す
る。
次に第２図（ｂ）に示すように、上記シリコン窒化膜２
２を残した状態で、真空蒸着法等により全面に金属ボロ
ン膜２４を０．１μｍ程度の厚さに堆積する。
続いて第２図（ｃ）に示すように、酸素を含まない雰囲
気中で９００℃以上の熱処理を行い、上記金属ボロン膜
２４からフィールド酸化膜２３に対してボロンを拡散さ
せ、ボロン導入領域２５を形成する。このとき、フィー
ルド酸化膜２３が形成されていない基板２Ｉの表面上に
はシリコン窒化膜２２が残っているので、基板２１には
ボロンが拡散されない。
この後は、上記金属ボロン膜２４及びシリコン窒化膜２
２を剥離し、フィールド酸化膜２３及び基板２Ｉの表面
を露出させた状態でゲート酸化膜を形成し、さらにゲー
ト電極、ソース、ドレイン領域となる一対のＮ“型領域
（いずれも図示せず）を形成する。
この実施例の方法によれば、ゲート酸化膜を形成する前
にフィールド酸化膜２３に対してボロンを導入し、かつ
拡散するようにしたので、ゲート酸化膜の膜厚（一般に
フィールド酸化膜に対して十分に薄い）を考慮せずに十
分深い位置までボロンを拡散させることができ、これに
よってフィールド酸化膜に蓄積される正孔を極めて少な
くすることができる。
なお、この実施例の場合にも、ゲート酸化膜の形成後に
このゲート酸化膜に対してボロンを導入させることもで
きる。
第３図（ａ）ないしくｄ）は、この発明を微細化された
ＬＤＤ　）ランジスタの製造に実施した場合の第３の実
施例方法を各工程順に示す断面図である。
まず、第３図（ａ）に示すように、Ｐ型のシリコン半導
体基板３１上に熱酸化法により、フィールド酸化膜３２
及びゲート酸化膜３３を形成し、続いてゲート酸化膜３
３上に多結晶シリコン膜からなるゲート電極３４を形成
した後、フィールド酸化膜３２及びゲート電極３４をマ
スクに用いて、基板３１の表面にイオン注入法により一
対のＮ−型領域３５．３８を形成する。そして、全面に
ＣＶＤ法によりシリコン酸化膜３丁を堆積する。
次に第３図（ｂ）に示すように、真空蒸着法等により上
記シリコン酸化膜３７上に金属ボロン膜３８を０．１μ
ｍ程度の厚さに堆粘する。
続いて第３図（ｃ）に示すように、酸素を含まない雰囲
気中で９００℃以上の熱処理を行い、上記金属ボロン膜
３８から上記シリコン酸化膜８７に対してボロンを拡散
させ、ボロン導入領域３９を形成する。
その後、第３図（ｄ）に示すように、上記金属ボロン膜
】５を剥離した後、異方性エツチング法、例えばＲＩＥ
　（反応性イオンエツチング法）により上記シリコン酸
化膜３７をエツチングすることにより、このシリコン酸
化膜３７を上記ゲート電極３４の側壁上にのみ残す。こ
の後、フィールド酸化膜３２、ゲート電極３４及びこの
側壁上に残っているシリコン酸化膜３７をマスクに用い
て、基板３１の表面にイオン注入法により、一対のＮ＋
型領領域４０４１を形成する。
このように、この実施例方法によれば、ゲート電極３４
の側壁上に形成されたシリコン酸化膜３７に対してボロ
ンを導入することができる。このため、従来のようなア
キュムレーションの発生を防止することができる。
なお、この発明は上記各実施例に限定されるものではな
く種々の変形が可能であることはいうまでもない。例え
ば、上記各実施例では、ボロンを導入すべき酸化膜上に
金属ボロン膜を堆積する場合について説明したが、これ
はボロンを含む膜、例えば硅はう酸ガラス（Ｂ　Ｓ　Ｇ
’）膜等を使用することもできる。また、上記各実施例
では、金属ボロン膜から酸化膜内にボロンを導入した後
は、金属ボロン膜を剥離する場合について説明したが、
これはボロンを含む膜の場合でその膜厚が極めて薄い場
合にはそのまま残すようにしてもよい。
［発明の効果］ ・以上、説明したように、この発明によれば、耐放射線
特性が良好な半導体装置を容易に製造することができる
耐放射線半導体装置の製造方法を提供することができる
。
【図面の簡単な説明】
第１図はこの発明の第１の実施例方法を説明するための
断面図、第２図はこの発明の第２の実施例方法を説明す
るための断面図、第３図はこの発明の第３の実施例方法
を説明するための断面図である。 １１、２１．３１・・・Ｐ型のシリコン半導体基板、１
２゜２３、３２・・・フィールド酸化膜、１３．３３・
・・ゲート酸化膜、１．４．１７・・・多結晶シリコン
膜、＋５．２４．３８・・・金属ボロン膜、１６．２５
．３９・・・ボロン導入領域、１８゜３４・・・ゲート
電極、１９．２０．４０．４１・・・Ｎ＋型頭域、２２
・・・シリコン窒化膜、３５．３６・・・Ｎ−型領域、
３７・・・シリコン酸化膜。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上に酸化膜を形成する工程と、上記酸
    化膜上に金属ボロンの膜あるいはボロンを含む膜を堆積
    する工程と、 熱処理によって上記膜から上記酸化膜に対しボロンを導
    入する工程と を具備したことを特徴とする耐放射線半導体装置の製造
    方法。
  2. （２）半導体基板上に素子分離用酸化膜及びゲート絶縁
    膜用酸化膜を形成する工程と、 上記素子分離用酸化膜及びゲート絶縁膜用酸化膜上に金
    属ボロンの膜あるいはボロンを含む膜を堆積する工程と
    、 熱処理によって上記金属ボロンの膜あるいはボロンを含
    む膜から上記素子分離用酸化膜及びゲート絶縁膜用酸化
    膜に対しボロンを導入する工程とを具備したことを特徴
    とする耐放射線半導体装置の製造方法。
  3. （３）半導体基板上にゲート電極を形成する工程と、 上記ゲート電極上に酸化膜を堆積する工程と、上記酸化
    膜上に金属ボロンの膜あるいはボロンを含む膜を堆積す
    る工程と、 熱処理によって上記金属ボロンの膜あるいはボロンを含
    む膜から上記酸化膜に対しボロンを導入する工程と、 上記酸化膜を上記ゲート電極の側壁上にのみ残す工程と を具備したことを特徴とする耐放射線半導体装置の製造
    方法。
JP1293495A 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法 Expired - Fee Related JP2680448B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1293495A JP2680448B2 (ja) 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法
DE69030554T DE69030554T2 (de) 1989-11-10 1990-11-09 Verfahren zur Herstellung mit hoher Strahlungsbeständigkeit
KR1019900018103A KR910010633A (ko) 1989-11-10 1990-11-09 반도체장치의 제조방법
EP90121469A EP0427285B1 (en) 1989-11-10 1990-11-09 Method of manufacturing radiation resistant semiconductor device
US07/974,662 US5284793A (en) 1989-11-10 1992-11-12 Method of manufacturing radiation resistant semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1293495A JP2680448B2 (ja) 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03154378A true JPH03154378A (ja) 1991-07-02
JP2680448B2 JP2680448B2 (ja) 1997-11-19

Family

ID=17795478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1293495A Expired - Fee Related JP2680448B2 (ja) 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法

Country Status (4)

Country Link
EP (1) EP0427285B1 (ja)
JP (1) JP2680448B2 (ja)
KR (1) KR910010633A (ja)
DE (1) DE69030554T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887153B1 (ko) * 2002-10-16 2009-03-04 주식회사 포스코 회전식 소성로의 배가스 온도변화에 따른 소성율 예측 방법
CN110892514A (zh) * 2017-07-19 2020-03-17 三菱电机株式会社 半导体装置的制造方法以及半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148143A (ja) * 1984-01-13 1985-08-05 Nec Corp 耐放射線性の強化された半導体装置
JPS6276559A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS6336569A (ja) * 1986-07-30 1988-02-17 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148143A (ja) * 1984-01-13 1985-08-05 Nec Corp 耐放射線性の強化された半導体装置
JPS6276559A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS6336569A (ja) * 1986-07-30 1988-02-17 Nec Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887153B1 (ko) * 2002-10-16 2009-03-04 주식회사 포스코 회전식 소성로의 배가스 온도변화에 따른 소성율 예측 방법
CN110892514A (zh) * 2017-07-19 2020-03-17 三菱电机株式会社 半导体装置的制造方法以及半导体装置
CN110892514B (zh) * 2017-07-19 2023-07-28 三菱电机株式会社 半导体装置的制造方法以及半导体装置

Also Published As

Publication number Publication date
DE69030554T2 (de) 1997-09-18
JP2680448B2 (ja) 1997-11-19
KR910010633A (ko) 1991-06-29
EP0427285A2 (en) 1991-05-15
DE69030554D1 (de) 1997-05-28
EP0427285B1 (en) 1997-04-23
EP0427285A3 (en) 1992-08-19

Similar Documents

Publication Publication Date Title
JPS5846670A (ja) 埋込みチヤンネル型電荷結合装置の製造法
JPS6037775A (ja) 集積回路構成体の製造方法
US4716451A (en) Semiconductor device with internal gettering region
JPS6214459A (ja) 半導体装置の製造方法
US4162176A (en) Method for forming floating gate semiconductor device by selective ion-implantation
US4305086A (en) MNOS Memory device and method of manufacture
JP2680448B2 (ja) 耐放射線半導体装置の製造方法
JP2703883B2 (ja) Ｍｉｓトランジスタ及びその製造方法
JPH1041476A (ja) 半導体装置の製造方法
US5284793A (en) Method of manufacturing radiation resistant semiconductor device
JPS5890778A (ja) 半導体装置
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JP2730650B2 (ja) 半導体装置の製造方法
JPS6126264A (ja) 半導体装置の製造方法
CN112750835B (zh) 反熔丝结构及其制作方法
JPH04124834A (ja) 半導体装置及びその製造方法
JPS5952878A (ja) 半導体装置の製造方法
JPH0778979A (ja) 半導体装置の製造方法
JPS6146964B2 (ja)
JPH01117066A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0695550B2 (ja) 半導体装置
JPH0369137A (ja) 半導体集積回路の製造方法
JP2595982B2 (ja) 半導体装置
JPS6240741A (ja) 半導体装置
JP2845955B2 (ja) Ｍｏｓ型半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees