JPS6146964B2 - - Google Patents
Info
- Publication number
- JPS6146964B2 JPS6146964B2 JP53165820A JP16582078A JPS6146964B2 JP S6146964 B2 JPS6146964 B2 JP S6146964B2 JP 53165820 A JP53165820 A JP 53165820A JP 16582078 A JP16582078 A JP 16582078A JP S6146964 B2 JPS6146964 B2 JP S6146964B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- film
- semiconductor
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、表面に絶縁膜を有する半導体ウエハ
にイオン注入を行なう工程を必要とする半導体装
置を製造するのに好適な方法に関する。
にイオン注入を行なう工程を必要とする半導体装
置を製造するのに好適な方法に関する。
一般に、半導体装置を製造する場合、半導体ウ
エハ表面に絶縁膜が形成された状態でイオン注入
する工程はかなり多い。その場合、必要部分にイ
オン注入が行なわれるだけでなく、絶縁膜上にも
それが行なわれる為、絶縁膜のチヤージ・アツプ
によりその電位が次第に上昇し、遂には絶縁膜の
耐圧を越える状態となり、絶縁破壊される事故が
しばしば発生する。
エハ表面に絶縁膜が形成された状態でイオン注入
する工程はかなり多い。その場合、必要部分にイ
オン注入が行なわれるだけでなく、絶縁膜上にも
それが行なわれる為、絶縁膜のチヤージ・アツプ
によりその電位が次第に上昇し、遂には絶縁膜の
耐圧を越える状態となり、絶縁破壊される事故が
しばしば発生する。
これを避ける為、本発明者は、さきに、半導体
ウエハを所定面積に分断するよう絶縁膜にエツチ
ング溝を入れて半導体バルク表面を露出させ、所
定面積の絶縁膜が通常のイオン注入でチヤージ・
アツプされても、その面積にチヤージ・アツプさ
れる電荷量程度では絶縁破壊を生じないようにし
た技術を例えば特願昭52−158322号として提供し
た。
ウエハを所定面積に分断するよう絶縁膜にエツチ
ング溝を入れて半導体バルク表面を露出させ、所
定面積の絶縁膜が通常のイオン注入でチヤージ・
アツプされても、その面積にチヤージ・アツプさ
れる電荷量程度では絶縁破壊を生じないようにし
た技術を例えば特願昭52−158322号として提供し
た。
この既提供の技術に依れば、絶縁膜の絶縁破壊
をかなりの程度防止できるが、単位時間当りのイ
オン注入量が大幅に増大すると、万全とは云い難
い。
をかなりの程度防止できるが、単位時間当りのイ
オン注入量が大幅に増大すると、万全とは云い難
い。
本発明は、その後得られた新たな知見を基に、
半導体ウエハの絶縁膜にエツチング溝を入れて半
導体バルク表面を露出させて該絶縁膜を所定面積
に分断することに依り絶縁破壊を防止する技術に
更に改良を加えようとするものであり、以下これ
を詳細に説明する。
半導体ウエハの絶縁膜にエツチング溝を入れて半
導体バルク表面を露出させて該絶縁膜を所定面積
に分断することに依り絶縁破壊を防止する技術に
更に改良を加えようとするものであり、以下これ
を詳細に説明する。
本発明では、例えば二酸化シリコンなどの絶縁
膜にイオン注入を行なうと、絶縁膜表面近傍に於
いてそのイオンのエネルギが吸収されて電子・正
孔対が発生し、その電子或いは正孔がキヤリヤと
なつて注入イオンの電荷を運搬する旨の知見が基
礎になつている。
膜にイオン注入を行なうと、絶縁膜表面近傍に於
いてそのイオンのエネルギが吸収されて電子・正
孔対が発生し、その電子或いは正孔がキヤリヤと
なつて注入イオンの電荷を運搬する旨の知見が基
礎になつている。
このように、絶縁膜にイオン注入が行なわれる
と注入イオンの電荷を運ぶ電子或いは正孔が発生
することは、絶縁膜表面に導電層（或いは高抵抗
層）が形成されたと見てよい。尚、前記電子・正
孔対は、イオンが侵入した領域近くに偏在するの
で、イオン注入に依つて実質的に形成される導電
層は絶縁膜表面近傍に限定される。
と注入イオンの電荷を運ぶ電子或いは正孔が発生
することは、絶縁膜表面に導電層（或いは高抵抗
層）が形成されたと見てよい。尚、前記電子・正
孔対は、イオンが侵入した領域近くに偏在するの
で、イオン注入に依つて実質的に形成される導電
層は絶縁膜表面近傍に限定される。
第１図はその状態を説明するもので、１は半導
体基板、２は絶縁膜、２Ａはイオン注入に依り形
成された実質的な導電層、３は絶縁膜に形成した
溝をそれぞれ示している。
体基板、２は絶縁膜、２Ａはイオン注入に依り形
成された実質的な導電層、３は絶縁膜に形成した
溝をそれぞれ示している。
ところで、絶縁膜２は、通常、図示のように側
面が略直角に切立つている。従つて、導電層２Ａ
が側面に形成されることはない。
面が略直角に切立つている。従つて、導電層２Ａ
が側面に形成されることはない。
しかしながら、このような導電層２Ａが形成さ
れるのであるから、この導電層２Ａを適切な手段
で半導体基板１と連絡できるようにしてやれば、
絶縁膜２に於けるチヤージ・アツプは殆んど解消
される筈である。尚、イオン注入法を適用する
際、半導体基板１は接地されるのが普通である。
れるのであるから、この導電層２Ａを適切な手段
で半導体基板１と連絡できるようにしてやれば、
絶縁膜２に於けるチヤージ・アツプは殆んど解消
される筈である。尚、イオン注入法を適用する
際、半導体基板１は接地されるのが普通である。
さて、本発明では、絶縁膜表面と半導体基板表
面とを多結晶シリコン膜で接続するようにしてい
る。即ち、第２図は本発明の原理を説明する為の
半導体ウエハの要部側断面図であり、１１は半導
体基板、１２は絶縁膜、１３は絶縁膜１２に形成
した溝内に露出された半導体基板１１の表面と絶
縁膜１２の表面とを接続する多結晶シリコン膜、
１２Ａは絶縁膜１２の表面に形成された導電層で
ある。
面とを多結晶シリコン膜で接続するようにしてい
る。即ち、第２図は本発明の原理を説明する為の
半導体ウエハの要部側断面図であり、１１は半導
体基板、１２は絶縁膜、１３は絶縁膜１２に形成
した溝内に露出された半導体基板１１の表面と絶
縁膜１２の表面とを接続する多結晶シリコン膜、
１２Ａは絶縁膜１２の表面に形成された導電層で
ある。
図から明らかなように、イオン注入によつて絶
縁膜１２の表面に形成された導電層１２Ａは、同
時にイオン注入によつて導電性化された多結晶シ
リコン膜１３に依り半導体基板１１に接続されて
いる。従つて、絶縁膜１２の蓄積電荷は多結晶シ
リコン膜１３を介して半導体基板１１に放出され
るので、絶縁膜１２の絶縁破壊は生じない。尚、
多結晶シリコン膜１３は不純物を予じめ含有し導
電性化されたものであつても良い。
縁膜１２の表面に形成された導電層１２Ａは、同
時にイオン注入によつて導電性化された多結晶シ
リコン膜１３に依り半導体基板１１に接続されて
いる。従つて、絶縁膜１２の蓄積電荷は多結晶シ
リコン膜１３を介して半導体基板１１に放出され
るので、絶縁膜１２の絶縁破壊は生じない。尚、
多結晶シリコン膜１３は不純物を予じめ含有し導
電性化されたものであつても良い。
本発明に於いて絶縁膜と半導体基板とを結ぶ多
結晶シリコン膜の形成は、例えば、シリコン・ゲ
ートMIS電界効果半導体装置の製造に於いては特
に有利である。これを第３図について説明する。
結晶シリコン膜の形成は、例えば、シリコン・ゲ
ートMIS電界効果半導体装置の製造に於いては特
に有利である。これを第３図について説明する。
(1) 半導体基板１１上にフイールド用の厚い絶縁
膜１２を形成する。この絶縁膜１２は熱酸化膜
であつて良い。
膜１２を形成する。この絶縁膜１２は熱酸化膜
であつて良い。
(2) 通常のフオト・リソグラフイ技術にて絶縁膜
１２のパターニングを行ない、素子形成領域用
の開口と絶縁膜１２を所定面積に分割する溝を
形成する。尚、開口内及び溝内には半導体基板
１１の表面が露出する。
１２のパターニングを行ない、素子形成領域用
の開口と絶縁膜１２を所定面積に分割する溝を
形成する。尚、開口内及び溝内には半導体基板
１１の表面が露出する。
(3) 開口内に薄い絶縁膜を形成する。このとき、
特別な工程を採らない限り溝内にも薄い絶縁膜
が形成される。これ等絶縁膜は熱酸化膜であつ
て良い。
特別な工程を採らない限り溝内にも薄い絶縁膜
が形成される。これ等絶縁膜は熱酸化膜であつ
て良い。
(4) 溝内に絶縁膜が形成されていれば、それを除
去してから多結晶シリコン膜を例えば化学気相
成長法を適用して形成する。
去してから多結晶シリコン膜を例えば化学気相
成長法を適用して形成する。
(5) 通常のフオト・リングラフイ技術を適用して
多結晶シリコン膜のパターニングを行ない、半
導体基板１１と絶縁膜１２とを結ぶ接続用多結
晶シリコン膜１３及びシリコン・ゲート１４を
形成する。
多結晶シリコン膜のパターニングを行ない、半
導体基板１１と絶縁膜１２とを結ぶ接続用多結
晶シリコン膜１３及びシリコン・ゲート１４を
形成する。
(6) シリコン・ゲート１４をマスクにして薄い絶
縁膜のエツチングを行ないゲート絶縁膜１２′
を形成するとともにソース領域形成用窓１２Ｓ
及びドレイン領域形成用窓１２Ｄを形成する。
縁膜のエツチングを行ないゲート絶縁膜１２′
を形成するとともにソース領域形成用窓１２Ｓ
及びドレイン領域形成用窓１２Ｄを形成する。
(7) イオン注入法を適用してＰチヤネル型でであ
れば例えば硼素イオンを、また、ｎチヤネル型
であれば例えば隣イオンを注入してソース領域
１５及びドレイ領域１６を形成するとともに多
結晶シリコン膜１３及び、シリコン・ゲート１
４を導電性化する。この際、絶縁膜１２に於け
る電荷は接続用多結晶シリコン膜１３を介して
半導体基板１１に放出される。
れば例えば硼素イオンを、また、ｎチヤネル型
であれば例えば隣イオンを注入してソース領域
１５及びドレイ領域１６を形成するとともに多
結晶シリコン膜１３及び、シリコン・ゲート１
４を導電性化する。この際、絶縁膜１２に於け
る電荷は接続用多結晶シリコン膜１３を介して
半導体基板１１に放出される。
この後、通常の技法に従つて絶縁膜、金属電
極を形成して完成する。
極を形成して完成する。
前記説明で理解できるように、本発明はシリコ
ンゲートMIS電界効果半導体装置の製造工程を殆
んど増加させることなく実施でき、僅かに増加す
るのは、多結晶シリコン膜を成長させる前に溝内
に形成された薄い絶縁膜を除去する工程のみであ
り、それも、近年実用化されているシリコン・ゲ
ートを半導体基板に接続する素子を有するものに
在つても、ゲート絶縁膜を加工しなければならな
いので、その工程を利用すれば良いから、その場
合は工程増加は全く生じない。
ンゲートMIS電界効果半導体装置の製造工程を殆
んど増加させることなく実施でき、僅かに増加す
るのは、多結晶シリコン膜を成長させる前に溝内
に形成された薄い絶縁膜を除去する工程のみであ
り、それも、近年実用化されているシリコン・ゲ
ートを半導体基板に接続する素子を有するものに
在つても、ゲート絶縁膜を加工しなければならな
いので、その工程を利用すれば良いから、その場
合は工程増加は全く生じない。
前記説明に於ける絶縁膜１２の分離用溝は所謂
１チツプを形成する為のスクライブ・ラインに合
せて形成すると工程上大変有利であり、また、ト
ランジスタなどに悪影響を与えることがない。
尚、第３図に於ける記号Ｑは１チツプ分を指示し
ている。
１チツプを形成する為のスクライブ・ラインに合
せて形成すると工程上大変有利であり、また、ト
ランジスタなどに悪影響を与えることがない。
尚、第３図に於ける記号Ｑは１チツプ分を指示し
ている。
以上の説明で判るように、本発明に依れば半導
体基板上に形成された絶縁膜を所定面積に分割す
る溝を形成して半導体基板表面を露出させてから
多結晶シリコン膜を成長させ、半導体基板表面と
絶縁膜表面と結合してからイオン注入を行なうよ
うにしているので、イオン注入に依り絶縁膜に蓄
積される電荷は前記多結晶シリコン膜を介して半
導体基板に放出され、従つて、該絶縁膜が絶縁破
壊される事故は殆んど無くなる。また、本発明を
実施するにあたつては、通常の半導体装置を製造
する場合と比較して工程増加は全く無いか、或い
は無いに等しい。
体基板上に形成された絶縁膜を所定面積に分割す
る溝を形成して半導体基板表面を露出させてから
多結晶シリコン膜を成長させ、半導体基板表面と
絶縁膜表面と結合してからイオン注入を行なうよ
うにしているので、イオン注入に依り絶縁膜に蓄
積される電荷は前記多結晶シリコン膜を介して半
導体基板に放出され、従つて、該絶縁膜が絶縁破
壊される事故は殆んど無くなる。また、本発明を
実施するにあたつては、通常の半導体装置を製造
する場合と比較して工程増加は全く無いか、或い
は無いに等しい。
第１図は従来技術を説明する為の半導体ウエハ
の要部側断面図、第２図は本発明の原理を説明す
る為の半導体ウエハの要部側断面図、第３図は本
発明一実施例を説明する為の半導体ウエハの要部
側断面図である。 図に於いて、１１は半導体基板、１２は絶縁
膜、１２Ａは導電層、１３は接続用多結晶シリコ
ン膜である。
の要部側断面図、第２図は本発明の原理を説明す
る為の半導体ウエハの要部側断面図、第３図は本
発明一実施例を説明する為の半導体ウエハの要部
側断面図である。 図に於いて、１１は半導体基板、１２は絶縁
膜、１２Ａは導電層、１３は接続用多結晶シリコ
ン膜である。
Claims (1)
- １ 半導体基板上に形成された絶縁膜に該絶縁膜
を所定面積毎に分割する溝を形成して該溝内に半
導体基板表面を露出させ、次に、前記溝内の半導
体基板表面と前記絶縁膜表面とを接続する多結晶
半導体膜を形成してからイオン注入を行なう工程
が含まれてなることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16582078A JPS5593268A (en) | 1978-12-30 | 1978-12-30 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16582078A JPS5593268A (en) | 1978-12-30 | 1978-12-30 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5593268A JPS5593268A (en) | 1980-07-15 |
| JPS6146964B2 true JPS6146964B2 (ja) | 1986-10-16 |
Family
ID=15819608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16582078A Granted JPS5593268A (en) | 1978-12-30 | 1978-12-30 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5593268A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232123A (ja) * | 1986-03-31 | 1987-10-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH01134916A (ja) * | 1987-11-19 | 1989-05-26 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH01259529A (ja) * | 1988-04-09 | 1989-10-17 | Toshiba Corp | 半導体装置 |
-
1978
- 1978-12-30 JP JP16582078A patent/JPS5593268A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5593268A (en) | 1980-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366613A (en) | Method of fabricating an MOS dynamic RAM with lightly doped drain | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
| US5028564A (en) | Edge doping processes for mesa structures in SOS and SOI devices | |
| JPS63314868A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| KR100236101B1 (ko) | 반도체 소자 및 제조 방법 | |
| US4751554A (en) | Silicon-on-sapphire integrated circuit and method of making the same | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| US5334543A (en) | Method of making reverse lightly doped drain (LDD) for buried N+ conductor | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPS62122174A (ja) | 電界効果半導体装置および製造方法 | |
| JPS6193641A (ja) | 半導体装置 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| JPS6243341B2 (ja) | ||
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0369137A (ja) | 半導体集積回路の製造方法 | |
| KR100855283B1 (ko) | 캐패시터 형성 방법 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPS6146963B2 (ja) | ||
| JPH05275363A (ja) | 半導体装置の製造方法 | |
| JPH0695550B2 (ja) | 半導体装置 | |
| JPH08340045A (ja) | 半導体集積回路装置およびその製造方法 |