JPH03155658A - マスタースライス方式集積回路装置のパッドセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野１ 本発明は、マスタースライス方式集積回路装置のパッド
電極に関する。

【従来の技術］ 従来のマスタースライス方式集積回路装置のパッド電極は、集積回路装置の縁に沿って配置されていた。 【発明が解決しようとする課題】

しかし、前述の従来技術では、パッド電極が、集積回路
装置の縁に沿って配置されているだけであるため、パッ
ド電極に限りがあり、特に、内部回路を観測するために
パッド電極を使用すると、パッド電極が不足する、とい
う問題点を有する。 そこで、本発明は従来のこのような問題点を解決するた
め、集積回路装置の縁に沿って配置されているパッド電
極だけでなく、セル領域内にもパッド電極を配置するこ
とによりパッド電極を増やし、なおかつ、パッド電極と
して使用した場合の下部のトランジスタは、回路の一部
として使用するようにして、集積回路装置の面積を従来
のものとかわらないようにすることを目的とする。 １課題を解決するための手段〕 本発明のマスタースライス方式集積回路装置のパッドセ
ルは。 ａ）マスタースライス方式集積回路装置の論理セルにお
いて、 ｂ）すくなくとも、第一層目の金属配線層と、Ｃ）第二
層目の金属配線層と、 ｄ）各金属配線層を絶縁する絶縁層と、ｅ）各金属配線
層を電気的に接続するホールとからなり、 ｆ）前記第一層目の金属配線層は、パッド電極を構成す
るために、長方形または、正方形の形をしており、 ｇ）前記第二層目の金属配線層以下の構成物は、論理回
路を構成するようにし、 ｈ）前記のようにして構成されたものを、任意の位置に
配置可能なセルとしたことを特徴とする。 〔実　施　例〕 第１図は１本発明の一実施例を示すセル平面図であり、
１０１は、第一層目の金属配線、１０２は、第二層目の
金属配線、１０３は、ホール、１０４は、ゲート電極、
１０５は、ソース・ドレイン領域であり、第一層目の金
属配線１０１は、セル全体を覆うようにして配置され、
パッド電極を構成する。第一層目の金属配線１０１の下
に絶縁層があり、この層によって上部のパッド電極と。 下部の論理回路とが絶縁される。この絶縁層の下に、第
二層目の金属配線１０２があり、さらにその下には、絶
縁層があり、所によっては、ホール１０３によってゲー
ト電極１０４、または、ソース・ドレイン領域１０５に
、電気的に接続される。 第２図は、第１図の線ａの断面図であり、２０１は、第
一層目の金属配線、２０２は、絶縁層、２０３は、第二
層目の金属配線、２０４は、絶縁層、２０５は、ゲート
電極、２０６は、絶縁層、２０７は、ソース・ドレイン
領域、２０８は、半導体装置の基盤、２０９は、ホール
であり、２０１．２０３，２０５，２０７，２０９は、
それぞれ第１図の１０１，１０２，１０４．１０５．１
０３と同じものを示す、絶縁層２０２よりも下の各構成
物は、論理回路を構成する。第一層目の金属配線２０１
は、論理回路とは、独立してパッド電極の役目を果たす
０本実施例では、パッド電極の役目を果たす第一層目の
金属配線２０１は、回路上のどこにも接続されていない
が、観測したい論理回路の出力線を接続することにより
、観測が可能となる。また、絶縁層２０２゛よりも下の
各構成物によって形造られる論理回路は、どんな論理回
路でもよい、場合によっては、論理回路を造らなくとも
よい。 第３図は１本発明の一実施例をマスタースライス方式半
導体装置に組み込んだ例を示す図であり、３０１は、マ
スタースライス方式半導体装置、３０２は、既存のパッ
ド電極、３０３は、セル配置領域、３０４は、本発明の
パッドセルであり、本発明のパッドセル３０４は、セル
配置領域３０３の内部にあり、任意の位置に配置するこ
とができ、なおかつ、配置する数も任意である。実際に
使用する場合は、本発明のパッドセルのパッド電極部に
、観測したい論理回路の出力線を接続することにより、
容易に内部回路を観測することができる。 【発明の効果］ 以上述べたような構造にしたため、半導体装置の縁に沿
って配置されているパッド電極だけでなく、セル配置領
域内にも本発明のパッドセルを配置することによりパッ
ド電極を増やすことができ、なおかつ、本発明のパッド
セルは、セル配置領域の任意の位置に配置することがで
きる。これにより、パッド電極を多数設けて内部状態を
観測することが可能となり、信頼性の向上や、品質の向
上に役立つ、また、パッド電極として使用した場合の下
部のトランジスタは、論理回路の一部を構成するため、
半導体装置の面積を増大させることがないため、コスト
の増加を防ぐことができるという、効果を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すセル平面図。 第２図は、第１図の線ａの断面図。 第３図は、本発明の一実施例をマスタースライス方式半
導体装置に組み込んだ例を示す図。 ２０４　・ ２０５　・ ２０６　・ ２０７　・ ２０８　・ ２０９　・ ３０１　　・ ３０２　・　・　・ ３０３　・　・　・ ３０４　・　・　・ 絶縁層 ゲート電極 絶縁層 ソース・ドレイン領域 半導体装置の基盤 ホール 本発明の一実施例をマスタース ライス方式半導体装置 既存のパッド電極 セル配置領域 本発明のバッドセル ０１ ０２ ０３ ０４ ０５ ０１ ０２ ０３ 第一層目の金属配線 第二層目の金属配線 ホール ゲート電極 ソース・ドレイン領域 第一層目の金属配線 絶縁層 第二層目の金属配線 以上

Claims (1)

1. 【特許請求の範囲】 ａ）マスタースライス方式集積回路装置の論理セルにお
   いて、 ｂ）すくなくとも、第一層目の金属配線層と、ｃ）第二
   層目の金属配線層と、 ｄ）各金属配線層を絶縁する絶縁層と、 ｅ）各金属配線層を電気的に接続するホールとからなり
   、 ｆ）前記第一層目の金属配線層は、パッド電極を構成す
   るために、長方形または、正方形の形をしており、 ｇ）前記第二層目の金属配線層以下の構成物は、論理回
   路を構成するようにし、 ｈ）前記のようにして構成されたものを、任意の位置に
   配置可能なセルとしたことを特徴とするマスタースライ
   ス方式集積回路装置のパッドセル。