JPH0315757B2 - - Google Patents
Info
- Publication number
- JPH0315757B2 JPH0315757B2 JP57081716A JP8171682A JPH0315757B2 JP H0315757 B2 JPH0315757 B2 JP H0315757B2 JP 57081716 A JP57081716 A JP 57081716A JP 8171682 A JP8171682 A JP 8171682A JP H0315757 B2 JPH0315757 B2 JP H0315757B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- controller
- character
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
本発明は１個のデイスプレイ装置に複数のデイ
スプレイ・コントローラを組合せるようにした表
示装置に関する。 CRTデイスプレイ等の入出力機器の制御に関
して市販のCRTコントロール用チツプで得られ
る以上の制御機能が求められることが多い。この
場合、１個かそれ以上の付加的なCRTコントロ
ール・チツプが追加の制御機能を得るために用い
られるが、その時これらチツプが互いに正しく同
期されることが必要である。 米国特許第3996584号は、外国語が表示できる
よう２つの文字発生機から信号をうけるデイスプ
レイを示す。このシステムは２つの文字発生機の
どちらかを選択して、同時に両方が働らかないよ
うに区分する文字発生機コントロールを含めて動
作している。 米国特許第4020472号は単一のプロセツサから
の信号に応答して個々のＩ／Ｏ装置を制御する複
数のコントローラを示している。しかし、この例
では、２つのコントローラが別々のデイスプレイ
に送信するので同期の必要がない。 本発明では、共通のCRTに接続された１個又
はそれ以上の子コントローラが主コントローラ
に、同じスクリーン・リフレツシユ・パラメータ
でプログラムされている限り、同期される。これ
は、同期信号を作つて、同期してない子コントロ
ーラをそれらが垂直リトレース・タイムに達する
迄廻し、この時刻でそのコントローラの文字クロ
ツクを停止しその状態に凍結させることで達成さ
れる。主クロツクがその垂直リトレース・タイム
に達した時、子コントローラへの文字クロツクが
再開され、この時主及び子コントローラが同期し
ている。 第１図の点線枠１０内に本発明の同期回路が、
１つのCRTを制御する２つのCRTコントローラ
１１，１２に接続した形で示されている。コント
ローラ１１，１２は、例えばインテル社の8275型
と規定されているチツプ型のCRTコントローラ
等の適当な形式のものでよい。コントローラ１１
が主でコントローラ１２を子と決める。この２つ
のコントローラを本発明によつて同期させる同期
命令信号は、中央演算装置（CPU）により発生
され、フリツプフロツプ１４へのクリア入力とし
てライン１３に現れる。 この同期信号パルスの受信の前には、コントロ
ーラ１１，１２はターミナル１６にある文字クロ
ツク入力の制御下に非同期モードで動作していた
かもしれない。ライン１３の号がゼロであると、
フリツプフロツプ１４のクリア入力がゼロで、そ
の出力Ｑがゼロで出力が１である。フリツプフ
ロツプ１４の出力Ｑはフリツプフロツプ２３のク
リア入力にも供給されており、ORゲート１７の
入力として供給されるその出力Ｑをゼロにする。
フリツプフロツプ（以下FFと記す）１４の出力
ＱはORゲート１７を通り、ANDゲート１８の入
力となる。ゲート１８への他の入力はターミナル
１６からの文字クロツク信号である。この状況下
で、クロツク信号はゲート１８を通りコントロー
ラ１２のCCLK入力に入る。 同期信号がライン１３に１を送ると、これが
FF１４のクリア入力を外す。子コントローラ１
２は垂直（Ｖ）リトレースの時点迄進み、この時
コントローラ１２中のVRTCがオンになりFF２
１に送られ、これがこのパルスを文字クロツクに
同期させる。これによりFF２１の出力Ｑは１に
なり、これがFF１４のクロツク入力に供給され、
その状態を変化させＱが１でがゼロになるよう
にする。従つて、これら状態ではORゲート１７
に入力がない。このため、ゲート１８への付勢入
力がなくなり、文字クロツク・パルスはゲート１
８を通してコントローラ１２へゲートされなくな
る。 子コントローラ１２は、この時点で、その文字
クロツクを止めたままで凍結される。又この時点
でFF１４の出力ＱがFF２３に送られそのクリア
入力を外す。 主コントローラ１１が垂直リトレース時刻にな
ると、その出力ラインVRTCが上り、同期FF２
２を通りFF２３のクロツク入力に入る。これに
よりFF２３の出力Ｑが１になり、この出力がOR
ゲート１７を通りゲート１８に入り、文字クロツ
ク・パルスをゲート１８をへて子コントローラ１
２に送る。この時コントローラ１１，１２は同期
しており、同じ文字クロツクと同じスクリーン・
パラメータを有し、この同期はライン１３の同期
入力が上つている限り続く。 動作中での、諸FFの状態を要約すると下記の
ようになる。
スプレイ・コントローラを組合せるようにした表
示装置に関する。 CRTデイスプレイ等の入出力機器の制御に関
して市販のCRTコントロール用チツプで得られ
る以上の制御機能が求められることが多い。この
場合、１個かそれ以上の付加的なCRTコントロ
ール・チツプが追加の制御機能を得るために用い
られるが、その時これらチツプが互いに正しく同
期されることが必要である。 米国特許第3996584号は、外国語が表示できる
よう２つの文字発生機から信号をうけるデイスプ
レイを示す。このシステムは２つの文字発生機の
どちらかを選択して、同時に両方が働らかないよ
うに区分する文字発生機コントロールを含めて動
作している。 米国特許第4020472号は単一のプロセツサから
の信号に応答して個々のＩ／Ｏ装置を制御する複
数のコントローラを示している。しかし、この例
では、２つのコントローラが別々のデイスプレイ
に送信するので同期の必要がない。 本発明では、共通のCRTに接続された１個又
はそれ以上の子コントローラが主コントローラ
に、同じスクリーン・リフレツシユ・パラメータ
でプログラムされている限り、同期される。これ
は、同期信号を作つて、同期してない子コントロ
ーラをそれらが垂直リトレース・タイムに達する
迄廻し、この時刻でそのコントローラの文字クロ
ツクを停止しその状態に凍結させることで達成さ
れる。主クロツクがその垂直リトレース・タイム
に達した時、子コントローラへの文字クロツクが
再開され、この時主及び子コントローラが同期し
ている。 第１図の点線枠１０内に本発明の同期回路が、
１つのCRTを制御する２つのCRTコントローラ
１１，１２に接続した形で示されている。コント
ローラ１１，１２は、例えばインテル社の8275型
と規定されているチツプ型のCRTコントローラ
等の適当な形式のものでよい。コントローラ１１
が主でコントローラ１２を子と決める。この２つ
のコントローラを本発明によつて同期させる同期
命令信号は、中央演算装置（CPU）により発生
され、フリツプフロツプ１４へのクリア入力とし
てライン１３に現れる。 この同期信号パルスの受信の前には、コントロ
ーラ１１，１２はターミナル１６にある文字クロ
ツク入力の制御下に非同期モードで動作していた
かもしれない。ライン１３の号がゼロであると、
フリツプフロツプ１４のクリア入力がゼロで、そ
の出力Ｑがゼロで出力が１である。フリツプフ
ロツプ１４の出力Ｑはフリツプフロツプ２３のク
リア入力にも供給されており、ORゲート１７の
入力として供給されるその出力Ｑをゼロにする。
フリツプフロツプ（以下FFと記す）１４の出力
ＱはORゲート１７を通り、ANDゲート１８の入
力となる。ゲート１８への他の入力はターミナル
１６からの文字クロツク信号である。この状況下
で、クロツク信号はゲート１８を通りコントロー
ラ１２のCCLK入力に入る。 同期信号がライン１３に１を送ると、これが
FF１４のクリア入力を外す。子コントローラ１
２は垂直（Ｖ）リトレースの時点迄進み、この時
コントローラ１２中のVRTCがオンになりFF２
１に送られ、これがこのパルスを文字クロツクに
同期させる。これによりFF２１の出力Ｑは１に
なり、これがFF１４のクロツク入力に供給され、
その状態を変化させＱが１でがゼロになるよう
にする。従つて、これら状態ではORゲート１７
に入力がない。このため、ゲート１８への付勢入
力がなくなり、文字クロツク・パルスはゲート１
８を通してコントローラ１２へゲートされなくな
る。 子コントローラ１２は、この時点で、その文字
クロツクを止めたままで凍結される。又この時点
でFF１４の出力ＱがFF２３に送られそのクリア
入力を外す。 主コントローラ１１が垂直リトレース時刻にな
ると、その出力ラインVRTCが上り、同期FF２
２を通りFF２３のクロツク入力に入る。これに
よりFF２３の出力Ｑが１になり、この出力がOR
ゲート１７を通りゲート１８に入り、文字クロツ
ク・パルスをゲート１８をへて子コントローラ１
２に送る。この時コントローラ１１，１２は同期
しており、同じ文字クロツクと同じスクリーン・
パラメータを有し、この同期はライン１３の同期
入力が上つている限り続く。 動作中での、諸FFの状態を要約すると下記の
ようになる。
【表】
第２図は、本発明の同期回路１０を、単一の
CRTについて文字と色の制御を分担している２
つのCRTコントローラに適用した例を示す。文
字情報はメモリ３１の文字バツフア部分に供給さ
れ、各文字に対応する色情報はメモリ３１の色バ
ツフア部分に貯蔵される。メモリ３１から文字情
報が直接メモリ・アクセス装置（DMA）を通り
主コントローラ１１に供給される。コントローラ
１１の７ビツト出力は文字アドレス情報として文
字発生器回路３３に供給される。発生器３３の出
力はシフトレジスタ３４を通して文字・色指定回
路３６に送られ、文字ビデオ信号を発生する。 メモリ３１からの色情報はDMA３２を通して
子コントローラ１２の入力に供給される。子コン
トローラの３本の出力ラインが文字背景色に関す
る情報を持ち、他の３本の出力ラインが文字前面
色に関する情報を持つ。６本のラインは回路３６
に送られ、ここで６から３への選択が行われ、そ
の赤、緑、青の出力ラインに適正な信号を発生す
る。この情報が、垂直及び水平リトレース信号と
共にカラーCRT（図示略）に送られる。 第２図の実施例の一特徴は、カラー指定に必要
ではない第７ビツトが子コントローラ１２の出力
から主コントローラ１１に図示の如く送られるこ
とである。この結果、主コントローラで文字アド
レスのために８ビツト使えることになり、
EBCDICコード等のような７ビツトをこえる大き
さの文字コードを扱える。 又、第２図の例では同期制御回路１０が第１図
で説明したように動作し、CPUから同期信号が
来た時にコントローラ１１，１２の同期をとるこ
とが判る。 第３図は本発明の他の実施例で、表示する文字
に関する固有の情報に関連している。第３図で、
メモリ３１が、DMA３２を通して主コントロー
ラ１１に供給される文字情報を持つている。前記
の如く、７ビツト出力が文字発生器３３に文字ア
ドレス情報として送られ、ここから出力がシフ
ト・レジスタ３４に送られ、文字ビデオ入力信号
が作られ、これが文字情報回路３７に供給され
る。 メモリ３１の他の部分は各文字に関する固有情
報を有し、この情報がDMA３２により子コント
ローラ１２に供給される。実施例では、固有情報
として逆ビデオ、明滅、下線、高輝度等がある。
そこで子コントローラ１２からの出力ラインの４
本が、各文字のこの情報と共に回路３７に供給さ
れる。回路３７の出力はCRT（図示略）へのビデ
オ信号として、垂直及び水平リトレース信号と共
に供給される。 コントローラ１２の出力ビツトで固有情報のた
めに用いられないものは、文字発生器３３へ入力
として送られ、文字アドレスのために使えるのが
10ビツトとなる。第２図の実施例と同様に同期制
御回路１０が、子コントローラ１２を主コントロ
ーラ１１に、CPUから同期ラインに信号のあつ
た時、同期させる。 第４図は本発明の他の応用例で、１個のCRT
に１個以上のCPUからデータを表示させ得るよ
うにするものである。２個のCPU４１，４２が
示されているが、これより多いCPUでも、適当
数のコントローラが用いられる限り、用いられ
る。CPU４１はメモリ３１の文字バツフア部分
に情報を送り、これはDMA３２を通して主コン
トローラ１１に送られる。コントローラ１１の出
力は前記のように文字発生器３３に供給され、そ
の出力はシフト・レジスタ３４により固有情報制
御回路（ATR）に送られる。この回路の出力は
ビデオ信号としてORゲート４４に送られ、その
出力からCRT（図示略）に送られる。 CPU４２はメモリ３１′の文字バツフア部分を
制御して、文字情報をDMA３２′を通して子コ
ントローラ１２に送る。子コントローラ１２の出
力は文字発生器３３′を通してシフト・レジスタ
３４′に送られ、その出力はATR制御回路４３′
に供給される。ビデオ出力信号はORゲート４４
の他方の入力に送られる。 第４図に示したものに類似した実施例は、１個
のCRTスクリーン上にＮ個のCPUからのデータ
を表示させる。これは、分割スクリーン多重ワー
ク・ステーシヨンに用いられたり、１個のCRT
に操作者への情報を表示する２個以上のCPUの
動作を許すものである。 本発明の他の特徴は、基本的なコントローラ構
成に追加のロジツクなしにコントローラを付加で
きることである。これはコントローラの追加を容
易にし、その際基本設計のコストを上昇させな
い。
CRTについて文字と色の制御を分担している２
つのCRTコントローラに適用した例を示す。文
字情報はメモリ３１の文字バツフア部分に供給さ
れ、各文字に対応する色情報はメモリ３１の色バ
ツフア部分に貯蔵される。メモリ３１から文字情
報が直接メモリ・アクセス装置（DMA）を通り
主コントローラ１１に供給される。コントローラ
１１の７ビツト出力は文字アドレス情報として文
字発生器回路３３に供給される。発生器３３の出
力はシフトレジスタ３４を通して文字・色指定回
路３６に送られ、文字ビデオ信号を発生する。 メモリ３１からの色情報はDMA３２を通して
子コントローラ１２の入力に供給される。子コン
トローラの３本の出力ラインが文字背景色に関す
る情報を持ち、他の３本の出力ラインが文字前面
色に関する情報を持つ。６本のラインは回路３６
に送られ、ここで６から３への選択が行われ、そ
の赤、緑、青の出力ラインに適正な信号を発生す
る。この情報が、垂直及び水平リトレース信号と
共にカラーCRT（図示略）に送られる。 第２図の実施例の一特徴は、カラー指定に必要
ではない第７ビツトが子コントローラ１２の出力
から主コントローラ１１に図示の如く送られるこ
とである。この結果、主コントローラで文字アド
レスのために８ビツト使えることになり、
EBCDICコード等のような７ビツトをこえる大き
さの文字コードを扱える。 又、第２図の例では同期制御回路１０が第１図
で説明したように動作し、CPUから同期信号が
来た時にコントローラ１１，１２の同期をとるこ
とが判る。 第３図は本発明の他の実施例で、表示する文字
に関する固有の情報に関連している。第３図で、
メモリ３１が、DMA３２を通して主コントロー
ラ１１に供給される文字情報を持つている。前記
の如く、７ビツト出力が文字発生器３３に文字ア
ドレス情報として送られ、ここから出力がシフ
ト・レジスタ３４に送られ、文字ビデオ入力信号
が作られ、これが文字情報回路３７に供給され
る。 メモリ３１の他の部分は各文字に関する固有情
報を有し、この情報がDMA３２により子コント
ローラ１２に供給される。実施例では、固有情報
として逆ビデオ、明滅、下線、高輝度等がある。
そこで子コントローラ１２からの出力ラインの４
本が、各文字のこの情報と共に回路３７に供給さ
れる。回路３７の出力はCRT（図示略）へのビデ
オ信号として、垂直及び水平リトレース信号と共
に供給される。 コントローラ１２の出力ビツトで固有情報のた
めに用いられないものは、文字発生器３３へ入力
として送られ、文字アドレスのために使えるのが
10ビツトとなる。第２図の実施例と同様に同期制
御回路１０が、子コントローラ１２を主コントロ
ーラ１１に、CPUから同期ラインに信号のあつ
た時、同期させる。 第４図は本発明の他の応用例で、１個のCRT
に１個以上のCPUからデータを表示させ得るよ
うにするものである。２個のCPU４１，４２が
示されているが、これより多いCPUでも、適当
数のコントローラが用いられる限り、用いられ
る。CPU４１はメモリ３１の文字バツフア部分
に情報を送り、これはDMA３２を通して主コン
トローラ１１に送られる。コントローラ１１の出
力は前記のように文字発生器３３に供給され、そ
の出力はシフト・レジスタ３４により固有情報制
御回路（ATR）に送られる。この回路の出力は
ビデオ信号としてORゲート４４に送られ、その
出力からCRT（図示略）に送られる。 CPU４２はメモリ３１′の文字バツフア部分を
制御して、文字情報をDMA３２′を通して子コ
ントローラ１２に送る。子コントローラ１２の出
力は文字発生器３３′を通してシフト・レジスタ
３４′に送られ、その出力はATR制御回路４３′
に供給される。ビデオ出力信号はORゲート４４
の他方の入力に送られる。 第４図に示したものに類似した実施例は、１個
のCRTスクリーン上にＮ個のCPUからのデータ
を表示させる。これは、分割スクリーン多重ワー
ク・ステーシヨンに用いられたり、１個のCRT
に操作者への情報を表示する２個以上のCPUの
動作を許すものである。 本発明の他の特徴は、基本的なコントローラ構
成に追加のロジツクなしにコントローラを付加で
きることである。これはコントローラの追加を容
易にし、その際基本設計のコストを上昇させな
い。
第１図は本発明の表示装置で用いられる同期回
路のブロツク図、第２図、第３図、第４図は第１
図の回路を応用した実施例の図である。 １０…同期回路、１１…主コントローラ、１２
…子コントローラ、３１…メモリ、３３…文字発
生器、３４…シフト・レジスタ。
路のブロツク図、第２図、第３図、第４図は第１
図の回路を応用した実施例の図である。 １０…同期回路、１１…主コントローラ、１２
…子コントローラ、３１…メモリ、３３…文字発
生器、３４…シフト・レジスタ。
Claims (1)
- 【特許請求の範囲】 １ 走査同期信号に応答した画面走査によつて表
示を形成する１個のデイスプレイ装置と、クロツ
ク信号が供給されるクロツク入力端子に接続され
たクロツク端子を有し、上記クロツク信号似応答
して上記デイスプレイ装置のための垂直リトレー
ス信号を含む信号を発生する第１のデイスプレ
イ・コントローラと、上記クロツク信号を受取る
ためのクロツク端子を有し、上記クロツク信号に
応答して上記垂直リトレース信号を含む信号を発
生する第２のデイスプレイ・コントローラとを含
む表示装置に対して、 上記クロツク入力端子と上記第２のデイスプレ
イ・コントローラのクロツク端子との間に接続さ
れ、同期命令信号に応答して上記クロツク信号を
上記第２のデイスプレイ・コントローラノクロツ
ク端子へゲートする手段と、 上記第２のデイスプレイ・コントローラから発
生される上記垂直リトレース信号に応答して上記
ツク信号の供給を停止するように上記ゲート手段
を制御する手段と、 上記第２のデイスプレイ・コントローラへの上
記クロツク信号の供給が停止されたことに応答し
て付勢され、上記第１のデイスプレイ・コントロ
ーラから発生される上記垂直リトレース信号に応
答して上記第２のデイスプレイ・コントローラへ
の上記クロツク信号の供給を再開するための手段
とを有するデイスプレイ・コントローラ同期装置
を備え、 上記第１及び第２のデイスプレイ・コントロー
ラは各々異なる表示制御機能を割当てられてお
り、上記第１及び第２のデイスプレイ・コントロ
ーラが同期して同時に動作することいよつて各デ
イスプレイ・コントローラに割当てられた表示制
御機能を上記１個のデイスプレイ装置上で同時に
実行することを特長とする表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US279368 | 1981-07-01 | ||
| US06/279,368 US4495594A (en) | 1981-07-01 | 1981-07-01 | Synchronization of CRT controller chips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589192A JPS589192A (ja) | 1983-01-19 |
| JPH0315757B2 true JPH0315757B2 (ja) | 1991-03-01 |
Family
ID=23068658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57081716A Granted JPS589192A (ja) | 1981-07-01 | 1982-05-17 | 表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4495594A (ja) |
| EP (1) | EP0068123B1 (ja) |
| JP (1) | JPS589192A (ja) |
| CA (1) | CA1172386A (ja) |
| DE (1) | DE3265998D1 (ja) |
| MY (1) | MY8800011A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467412A (en) * | 1981-05-18 | 1984-08-21 | Atari, Inc. | Slave processor with clock controlled by internal ROM & master processor |
| GB2123656B (en) * | 1982-06-09 | 1987-02-18 | Tatsumi Denshi Kogyo Kk | A method and an apparatus for displaying a unified picture on crt screens of multiple displaying devices |
| US4621319A (en) * | 1982-09-27 | 1986-11-04 | Intel Corporation | Personal development system |
| JPS60117376A (ja) * | 1983-11-29 | 1985-06-24 | Yokogawa Medical Syst Ltd | コンピュ−タ断層撮像装置用画像表示装置 |
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| FR2566951B1 (fr) * | 1984-06-29 | 1986-12-26 | Texas Instruments France | Procede et systeme pour l'affichage d'informations visuelles sur un ecran par balayage ligne par ligne et point par point de trames video |
| US4654804A (en) * | 1984-07-23 | 1987-03-31 | Texas Instruments Incorporated | Video system with XY addressing capabilities |
| US4660155A (en) * | 1984-07-23 | 1987-04-21 | Texas Instruments Incorported | Single chip video system with separate clocks for memory controller, CRT controller |
| JPS61194557A (ja) * | 1985-02-25 | 1986-08-28 | Hitachi Ltd | 制御用ｌｓｉ |
| US4683469A (en) * | 1985-03-14 | 1987-07-28 | Itt Corporation | Display terminal having multiple character display formats |
| GB8613153D0 (en) * | 1986-05-30 | 1986-07-02 | Int Computers Ltd | Data display apparatus |
| US5265201A (en) * | 1989-11-01 | 1993-11-23 | Audio Precision, Inc. | Master-slave processor human interface system |
| AUPM700494A0 (en) * | 1994-07-25 | 1994-08-18 | Australian Research And Design Corporation Pty Ltd | A controller for providing timing signals for video data |
| EP0951670A1 (en) * | 1997-01-17 | 1999-10-27 | Intergraph Corporation | Multiple display synchronization apparatus and method |
| US6157395A (en) * | 1997-05-19 | 2000-12-05 | Hewlett-Packard Company | Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems |
| US6122000A (en) * | 1997-06-03 | 2000-09-19 | Hewlett Packard Company | Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems |
| FR2840753A1 (fr) * | 2002-06-06 | 2003-12-12 | Artabel | Procede et dispositif pour traiter des signeaux video numeriques generes par un ensemble d'ordinateurs pour produire une image numerique |
| ATE457127T1 (de) * | 2002-11-18 | 2010-02-15 | Hydrodyne Inc | Nahrungsmittelverarbeitung mittels schockwellen |
| US7256628B2 (en) * | 2003-01-29 | 2007-08-14 | Sun Microsystems, Inc. | Speed-matching control method and circuit |
| US20110043514A1 (en) * | 2009-08-24 | 2011-02-24 | ATI Technologies ULC. | Method and apparatus for multiple display synchronization |
| US8866825B2 (en) | 2010-12-15 | 2014-10-21 | Ati Technologies Ulc | Multiple display frame rendering method and apparatus |
| IT202100002633A1 (it) | 2021-02-05 | 2022-08-05 | Ica Spa | Sistema di chiusura per confezioni con elemento richiudibile ad incastro |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3810119A (en) * | 1971-05-04 | 1974-05-07 | Us Navy | Processor synchronization scheme |
| US3996584A (en) * | 1973-04-16 | 1976-12-07 | Burroughs Corporation | Data handling system having a plurality of interrelated character generators |
| US3996585A (en) * | 1974-06-11 | 1976-12-07 | International Business Machines Corporation | Video generator circuit for a dynamic digital television display |
| US4020472A (en) * | 1974-10-30 | 1977-04-26 | Motorola, Inc. | Master slave registers for interface adaptor |
| US4079188A (en) * | 1975-04-14 | 1978-03-14 | Datotek, Inc. | Multi-mode digital enciphering system |
| US4197590A (en) * | 1976-01-19 | 1980-04-08 | Nugraphics, Inc. | Method for dynamically viewing image elements stored in a random access memory array |
| JPS603198B2 (ja) * | 1976-08-23 | 1985-01-26 | 株式会社日立製作所 | 並列同期型タイミング発生装置 |
| US4099236A (en) * | 1977-05-20 | 1978-07-04 | Intel Corporation | Slave microprocessor for operation with a master microprocessor and a direct memory access controller |
| US4183089A (en) * | 1977-08-30 | 1980-01-08 | Xerox Corporation | Data communications system for a reproduction machine having a master and secondary controllers |
| JPS602711B2 (ja) * | 1979-03-08 | 1985-01-23 | ブラザー工業株式会社 | 複数個のマイクロコンピユ−タの同期方法 |
| US4393377A (en) * | 1980-08-12 | 1983-07-12 | Pitney Bowes Inc. | Circuit for controlling information on a display |
| US4386410A (en) * | 1981-02-23 | 1983-05-31 | Texas Instruments Incorporated | Display controller for multiple scrolling regions |
-
1981
- 1981-07-01 US US06/279,368 patent/US4495594A/en not_active Expired - Lifetime
-
1982
- 1982-05-12 DE DE8282104114T patent/DE3265998D1/de not_active Expired
- 1982-05-12 EP EP82104114A patent/EP0068123B1/en not_active Expired
- 1982-05-17 JP JP57081716A patent/JPS589192A/ja active Granted
- 1982-05-21 CA CA000403583A patent/CA1172386A/en not_active Expired
-
1988
- 1988-12-30 MY MY11/88A patent/MY8800011A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CA1172386A (en) | 1984-08-07 |
| JPS589192A (ja) | 1983-01-19 |
| EP0068123A2 (en) | 1983-01-05 |
| US4495594A (en) | 1985-01-22 |
| EP0068123B1 (en) | 1985-09-04 |
| EP0068123A3 (en) | 1983-03-23 |
| MY8800011A (en) | 1988-12-31 |
| DE3265998D1 (en) | 1985-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068123B1 (en) | Synchronization apparatus | |
| US5657478A (en) | Method and apparatus for batchable frame switch and synchronization operations | |
| US4622547A (en) | Memory access control apparatus | |
| US4802118A (en) | Computer memory refresh circuit | |
| US4837564A (en) | Display control apparatus employing bit map method | |
| JPH0410111B2 (ja) | ||
| US4626839A (en) | Programmable video display generator | |
| US4581611A (en) | Character display system | |
| EP0180593B1 (en) | Cathode ray tube display system | |
| EP0273416A2 (en) | Timing signal generator for a video signal processor | |
| JPS6213689B2 (ja) | ||
| JPS63163391A (ja) | ビツトマツプ表示装置 | |
| JPH0325226Y2 (ja) | ||
| JPH01232419A (ja) | マルチ・ウィンドー表示装置 | |
| JPS5927911B2 (ja) | デイスプレイ装置の制御方式 | |
| JP2571206B2 (ja) | ウインドウ制御方式 | |
| JPS61216002A (ja) | プロセス制御装置 | |
| JPS61123879A (ja) | ラスタ式ディスプレイ装置の描画像表示制御回路 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPH0227677B2 (ja) | ||
| JPS6169093A (ja) | トグルｖｒａｍ制御方式 | |
| JPS59226937A (ja) | ビデオメモリへのインタフエ−ス回路 | |
| JPH02154296A (ja) | 映像情報スクロール方式 | |
| JPS6125189A (ja) | ビツトマツプ処理におけるブリンク制御方式 | |
| JPS5960478A (ja) | ビデオ用記憶装置書き換え方式 |