JPH03159122A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03159122A
JPH03159122A JP29830189A JP29830189A JPH03159122A JP H03159122 A JPH03159122 A JP H03159122A JP 29830189 A JP29830189 A JP 29830189A JP 29830189 A JP29830189 A JP 29830189A JP H03159122 A JPH03159122 A JP H03159122A
Authority
JP
Japan
Prior art keywords
film
psg film
diffusion
psg
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29830189A
Other languages
English (en)
Inventor
Mitsuo Hatamoto
畑本 光夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29830189A priority Critical patent/JPH03159122A/ja
Publication of JPH03159122A publication Critical patent/JPH03159122A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はPSG膜に良好なテーパ形状のコンタクトホー
ルが得られる半導体装置の製造方法に関する。
(ロ)従来の技術 リンを含有したシリコン酸化物であるPSG膜は、N型
拡散領域形成のための拡散源として用いられるほか、パ
ッシベーション効果をもっことから層間絶縁膜としても
用いられる(例えば、特開昭56−98832号公報)
、そのため、拡散源として利用したPSG膜をそのまま
残して層間絶縁膜とする製造フローが可能である。
この場合、PSG膜はN2雰囲気中でベーキングと拡散
を行い、拡散を終了したPSG膜にコンタクトホールを
形成することになるが、コンタクトホールの形成にエツ
チング液によるウェットエツチングを行っ、た場合、P
SG膜の燐が偏析しているために第3図に示すようにP
SG膜(1)のコンタクトホール(2)側面が逆テーパ
ー状に形成される現象がある。(3)はネトレジストで
ある。
(ハ)発明が解決しようとする課題 このように、従来の方法はPSG膜(1)のコンタクト
ホール(2)の側面が逆テーパ形状になるので、コンタ
クトホール(2)を覆う電極配線がPSG膜(1)のエ
ツジ部分で断線しやすく、配線の信頼性低下を招く欠点
があった。
(ニ)課題を解決するための手段 本発明は上記従来の欠点に鑑みて成され、PSG膜(1
4)を堆積しベーキングを行い更にPSG膜(14)の
燐を拡散する半導体装置の製造方法において、前記ベー
キングまたは拡散工程のいずれか一方またはそれら両方
の工程でPSG膜(14)を酸化性雰囲気で熱処理する
ことにより、良好なテーパ角が得られる半導体装置の製
造方法を提供するものである。
(ホ)作用 本発明によれば、ウェハを酸化雰囲気中で処理すること
によりPSG膜(14)とシリコン基板(11との界面
にシリコン酸化膜が生成され、これを通して燐の拡散を
行うので、PSG膜(14)内における燐の偏析を防止
できる。また、酸化雰囲気のほうが燐の拡散係数が大き
いので、PSG膜(14)内の燐の分布が平均化される
(へ)実施例 以下に本発明を図面を参照しながら詳細に説明する。
第1図は本発明の方法を工程順に示す断面図であり、−
例としてNPN )ランジスタのエミッタ拡散用程を示
している。
まず第1図Aに示すように、シリコン基板(11)表面
の熱酸化膜(12)をホトエツチングしてボロン(B)
を選択的に拡散することによりベース領域(13)を形
成し、ベース領域(13)表面の酸化膜を選択的にホト
エツチングしてエミッタ拡散用の開口部を形成する。開
口部にはベース拡散が行われtζシリコン表面が露出す
る。その後、ウェハ全面に減圧CVD法により膜厚50
00〜9000人のPSG膜(14)を形成する。PS
G膜(14)の堆積後、PSG膜(14)を焼成するた
めにウェハを1000°C160分でベーキングする。
雰囲気はN、、+wetozの酸化性雰囲気とした。
次に第1図Bに示すように、ウェハを拡散炉に入れてP
SG膜(14)の燐を1200℃数時間の熱処理でシリ
コン基板(11)内に拡散することによりエミッタ領域
(15)を形成する。拡散工程の雰囲気は、N2を主体
として拡散時間内に30分間だけN2+wetOzの酸
化性雰囲気とした。
上記ベーキング工程及び拡散工程での酸化性雰囲気の処
理により、PSG膜(14)とシリコン基板(11)表
面には熱酸化膜が生成される。従って、燐の拡散は前記
酸化膜を生成しながら且つ前記酸化膜を通して行われる
。また、酸化雰囲気中のほうが燐の拡散係数が大きい。
エミッタ拡散か終了した後、PSG膜(14)の表面に
ポジ型またはネガ型のホトレジスト層(16)を形成し
、ホトマスクによるパターン露光と現像によりコンタク
トホール形成用のレジストパターンを形成する。
次に第1次Cに示すように、ホトレジスト層(■6)を
マスクとしてフン酸を主体とするエツチング液によりP
SG膜(14)のウェットエツチングを行う、PSG膜
(14)は前記PSG膜(14)とシリコン基板(11
)界面の酸化膜の作用によって燐の偏析が防止され、且
つ燐の拡散係数が太き(なることによりPSG膜(14
)内の燐の移動量が太き(なることから、PSG膜(1
4)の不純物の濃度分布が平均化される。従って、膜厚
方向に対しエツチングレートの差が殆どないので、コン
タクトホール(17)の側面は等方エツチングに従った
良好なテーパ形状になる。
続いて第1図りに示すように、アルミニウムまたはアル
ミニウムーシリコンからなる電極材料を蒸着またはスパ
ッタ方により被着し、これをホトエツチングすることに
よりエミッタ領域(15)にコンタクトホール(17)
を介してオーミックコンタクトする電極(18)を形成
する。
上記本発明の方法によれば、PSG膜(14)の燐の不
純物濃度分布を平均化できるので、コンタクトホール(
17)はウェットエツチングにより良好なテーパ形状が
得られる。従って、電1(18)はこの良好なテーパ側
面に添って被着するので、アルミ配線の段切れ、断線を
防止できる。
なお、上記実施例はPSG膜(14)のベーキングとエ
ミッタ拡散の両方を酸化雰囲気処理した例を示したが、
どちらか一方の処理で6psa膜(14)のリンネ鈍物
濃度の平均化ができるので、本願の効果を奏することが
できる。
第2図は本願の第2の実施例を示し、PSG膜(14)
の表面にPSG膜(14)の燐がアウトディフージジン
するのを防止するためのNSG膜(19)を設けたもの
である。NSG膜(19)はノンドープのシリコン酸化
膜からなり、持にPSG膜(14)の膜厚を抑えた場合
に、エミッタ形成に要する燐の絶対量が不足するのを防
止する役目を果たす、この場合は、PSG膜(14)形
成、NSG膜(19)形成、これらのベーキング、そし
てエミッタ拡散となる。
本実施例でも、酸化処理を施すことによりPSG膜(1
4)の燐の不純物濃度を平均化できるので、良好なテー
パ形状を有するコンタクトホール(17)を形成できる
(ト)発明の効果 以上に説明した如く、本発明によれば酸化雰囲気での処
理を行うことに゛より、PSG膜(14)の不純物濃度
を平均化できるので、良好なテーパ形状を有するコンタ
クトホール(17)を形成することができる利点を有す
る。
そのため、コンタクトホール(17)のエツジ部分がな
だらかな傾斜を持つので、電i (18)の段切れ、断
線を防止し、信頼性の高い半導体装置を製造できる利点
を有する。
【図面の簡単な説明】
第1図A〜Dは本発明の製造方法を説明するための断面
図、第2図は本発明の第2の実施例を説明するための断
面図、第3図は従来例を説明するための断面図である。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の表面を覆う絶縁膜に選択拡散用の開
    口を形成する工程、 前記開口を覆うように不純物をドープしたPSG(リン
    シリケートグラス)膜を形成する工程、前記PSG膜を
    ベーキングする工程、 前記酸化膜の不純物を前記開口を通して前記基板表面へ
    導入し、拡散する工程、 前記酸化膜を選択的に等方エッチングしてコンタクトホ
    ールを形成する工程とを具備する半導体装置の製造方法
    において、 前記ベーキング工程または拡散工程のうち、いずれか一
    方または両方の工程を酸化雰囲気中で行うことを特徴と
    する半導体集積回路の製造方法。
  2. (2)前記PSG膜の上に更にNSG膜を形成してベー
    キングとエッチングを行うことを特徴とする請求項第1
    項に記載の半導体装置の製造方法。
JP29830189A 1989-11-16 1989-11-16 半導体装置の製造方法 Pending JPH03159122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29830189A JPH03159122A (ja) 1989-11-16 1989-11-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29830189A JPH03159122A (ja) 1989-11-16 1989-11-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03159122A true JPH03159122A (ja) 1991-07-09

Family

ID=17857877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29830189A Pending JPH03159122A (ja) 1989-11-16 1989-11-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03159122A (ja)

Similar Documents

Publication Publication Date Title
US4410375A (en) Method for fabricating a semiconductor device
JPS5817673A (ja) 電界効果トランジスタ
JPH1092764A (ja) 半導体素子のポリサイド層形成方法
JPS6314498B2 (ja)
JPH03159122A (ja) 半導体装置の製造方法
JP2695812B2 (ja) 半導体装置
JPS6123363A (ja) 半導体装置およびその製造方法
JPH03161941A (ja) 電荷転送装置の製造方法
JPH0318034A (ja) 半導体装置の製造方法
JPS5933873A (ja) 半導体素子の製造方法
JPS61247073A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPS5968950A (ja) 半導体装置の製造方法
JP2624371B2 (ja) 半導体装置の製造方法
JPH0464235A (ja) 半導体装置及びその製造方法
JPS6237964A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPS6120154B2 (ja)
JPS59130469A (ja) 半導体装置およびその製造方法
JPH02211633A (ja) 半導体装置及びその製造方法
JPH0376225A (ja) 半導体装置の製造方法
JPH02280356A (ja) 半導体装置
JPH0320086A (ja) 半導体記憶装置の製造方法
JPH0152900B2 (ja)
JPS61147575A (ja) 半導体装置の製造方法
JPH0325944B2 (ja)