JPH03159306A - 時間圧縮伸張変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、補間処理を利用して入力デジタル信号の時
間圧縮や時間伸張を行う時間圧縮伸張変換装置（以下、
単に、時間軸変換装置と記す）に関する。

（従来の技術） デジタル信号の時間圧縮や時間伸張といった時間軸変換
を行う方法として、補間処理を利用する方法がある。す
なわち、時間軸変換後のサンプリング周期が時間軸変換
前のサンプリング周期に一致するように、予め補間処理
によりサンプル数を変換した後に、サンプリング周期を
変更するようにして時間軸変換を行う方法である。

このような時間軸変換を行う装置しては、従来、例えば
、特開昭５９−６１３７１号公報に記載された「電気信
号の時間圧縮／および／または伸張装置」が知られてい
る。

この公報記載の装置は、メモリの入力側と出力側に、イ
ンクポレータ（補間フィルタ）を設けるような構成とな
っている。

この装置においては、時間軸の伸張は、メモリとその出
力側のインタポレー夕を使用して行われる。すなわち、
入力デジタル信号は連続的な第１のクロックによりメモ
リに書き込まれる。このメモリに書き込まれたデータは
、第２のクロックにより読み出される。この第２のクロ
ツクは第１のクロックと同じ繰返し周波数有し、かつ、
所定の周期でパルスが欠落するような中断クロツクとな
っている。メモリから読み出されたデータは、出力側の
インタボレー夕の補間処理により、時間軸伸張されたデ
ジタル信号として出力される。

一方、時間軸の圧縮は、メモリとその入力側のインタポ
レー夕とを使用することにより行われる。

すなわち、入力データは入力側のインタポレー夕によっ
て補間処理された後、上記第２のクロックに従ってメモ
リに書き込まれる。このメモリに書き込まれたデータは
上記第１のクロックに従って読み出される。これにより
、時間軸圧縮されたデジタル信号が得られる。

以上の動作を、第７図と第８図を参照しながら、４／３
倍の時間軸伸張を行う場合を代表としてさらに説明する
。

ここで、第７図は４／３倍の時間軸伸張を行う場合の動
作を示すタイミングチャートである。また、第８図は、
上記装置の時間軸伸張構成を概略的に示す回路図である
。

第７図（ａ）は時間軸を伸張しようとする入力デジタル
信号を示す。この信号のサンプリングクロツクは第７図
（ｄ）に示すように、連続的なパルス列の信号である。

第７図（ｂ）は、第７図（ａ）の信号を４／３倍に時間
軸伸張した信号を示す。但し、この時間軸伸張は、デー
タをそのままにし、サンプリング周期を長くすることに
より、時間軸を伸張するもので、仮想サンプリング列と
考えられる。

この第７図（ｂ）に示す信号を用いて第７図（Ｃ）に示
す補間処理を行うことにより、サンプリング周期が第７
図（ａ）の信号のサンプリング周期と同じで、時間軸が
３／４倍に伸張されたのデジタル信号が得られる。

上記時間軸伸張処理を第８図に従って説明する。

入力端子１１から入力される第７図（ａ）に示す信号は
、制御回路１２から出力される書込みクロックＣＫｌに
従ってメモリ１３に書き込まれる。

このメモリ１３に書き込まれたデータは、制御回路１２
から出力される読出しクロックＣＫ，に従って読み出さ
れる。

ここで、書込みクロックＧＫ，は、第７図（ｄ）に示す
サンプリングクロックと同じ周波数を有する。これに対
し、読出しクロックＣＫ２は、第７図（ｅ）に示すよう
に、書込みクロックＣＫ．と同じ繰返し周波数を有する
ものの、４周期に１回パルスが欠ける中断パルス列とな
っている。

第７図（ｅ）に示す読出しクロックＣＫ２によりメモリ
１３より読み出されたデータＸは第７図（ｆ）に示すよ
うなものとなる。このデータＸが供給される出力側のイ
ンクポレータ１４は、読出しクロツクＣＫ２と同じクロ
ックで動作するレジスタを有する。このレジスタの出力
を第７図（ｇ）に示す。

インタボレータ１４は、第７図（ｆ），（ｇ）示す隣接
するサンプリングデータを用いて、第７図（ｃ）の補間
処理を行うことにより、第７図（ｃ）に示すようなサン
プリング周期が入力デジタル信号のサンプリング周期と
同じで、時間軸が４／３倍に伸張されたデジタル信号を
出力端子ｌ５に出力する。

以上説明した従来装置によれば、単一周波数のクロック
を用いて、サンプリング周朗を変えることなく、入力デ
ジタル信号の時間軸を変換することができる。

しかし、この従来装置の場合、次のような問題があった
。

（１）　まず、従来装置の場合、十分な周波数特性を得
ることができない。

■　すなわち、従来装置の場合、補間処理は上記の如く
２つの隣接するサンプリングデータを用いて行われる。

したがって、この従来装置では、インクポレータが２タ
ップ構成のローバスフィルタ（以下、ＬＰＦという）と
して動作していると考えられる。

しかし、２タツプ構成のＬＰＦの周波数特性は、非常に
なだらかな減衰特性を有する。したがって、この２タッ
プ構成のＬＰＦでは、通過帯域内でも高城が減衰してし
まうという問題を有する。

例えば、４ＭＨｚの帯域をもつテレビジョン信号の時間
軸変換を考えた場合、サンプリング周波数として１４．
３ＭＨｚが採用されることが多い。

この場合、補間サンプル位置が入力サンプル位置の丁度
中間点にあると、２タツブ構成のＬＰＦの利得Ａは下式
で示すようなものとなる。

但し、ｌ’ｓｃ：色副搬送波用波数 利得Ａがこのように表される場合、ｆ−４ＭＨｚでは、
利得Ａが０．８１６　（１．８ｄＢ）まで低下してしま
う。したがって、従来装置でテレビジョン信号の時間軸
変換を行うと、画像の鮮鋭度が低下してしまう。

■　また、２タップ構成のＬＰＦの場合、周波数特性が
位相直線形ではないので、画像エッジ部に不要のリンギ
ングが発生する。したがって、従来装置をテレビジョン
信号の時間軸変換に用いることは、画質上好ましくない
。

なお、信号帯域を平坦に保ったまま、時間軸変換を行う
には、インクボレータを多数タツプ構或とする必要があ
る。

しかし、従来装置では、隣接するサンプリングデータを
用いて時間軸変換を行う構成であるため、インタポレー
夕を多数タップ構成とすることができない。

（２）　次に、従来装置の場合、メモリとしてコスト的
に有利な低速動作ダイナミック形メモリを用いると、新
たにシリアルデータをパラレルデータに変換する速度変
換回路が必要となる。

すなわち、装置を大規模集積回路（以下、ＬＳＩという
）で実現する場合、メモリとしてコスト的に有利なダイ
ナミック形メモリを用いる方が好ましい。

しかし、ダイナミック形メモリは動作速度が遅い。これ
に対し、従来装置においては、メモリを入力デジタル信
号のサンプリング周期で駆動しなければならない。した
がって、このサンプリング周期が短い場合、メモリを非
常に速い速度で駆動しなければならないため、別途速度
変換回路が必要となる。

（３）　さらに、従来装置の場合、時間軸圧縮用のイン
クボレー夕と時間伸張用のインタボレー夕とを別々に設
ける必要がある。

（発明が解決しようとする課題） 以上述べたように従来の時間軸変換装置の場合、十分な
周波数特性を得ることができないという問題と、メモリ
としてダイナミック形メモリを用いる場合、新たに速度
変換回路が必要となるという問題と、時間軸圧縮と時間
軸伸張のそれぞれに補間フィルタを設ける必要があると
いう問題があった。

そこで、この発明は、十分な周波数特性を得ることがで
き、ダイナミック形メモリを用いる場合であっても、新
たに速度変換回路を必要とせず、時間軸圧縮と時間軸伸
張で同じ補間フィルタを使用することができる時間軸変
換装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明は、サンプリング周
波数ｆ，のデジタル信号を、補間処理によりデータを欠
落させることなく、Ｎ／ｆｓ　（Ｍは正の整数）周期当
りＭ　（Ｍは正の整数）個のサンプル数をもつデジタル
信号に変換し、この補間出力をＮ／ｆｓ周期で保持し、
このｆｓ／Ｎ周期で保持されるＭ個のデータをそれぞれ
対応するメモリにＮ／ｆｓ周期で書き込み、このメモリ
に書き込まれたＭ個のデータをＭ／ｆｓ周期で読み出し
、各メモリから読み出されたＭ＃Ｊのデータを１　／　
ｆ　ｓ周明で順次選択するようにしたものである。

（作　用） 上記構成においては、Ｎ／ｆｓ周期当りＮ個のサンプル
数をもつ入力デジタル信号は、補間処理によりＮ／ｆｓ
周期当りＭ個のサンプル数をもつデジタル信号に変換さ
れる。このＭ個のデータは、メモリの書込み周期、読出
し周期がそれぞれＮ　／　ｆ　ｓ　ＳＭ　／　ｆ　ｓで
あるため、このメモリの書込み、読出し処理によりＭ／
Ｎ倍の時間軸変換を受ける。これにより、Ｍ／ｆｓ周期
当りＭ個のサンプル数をもつデジタル信号が得られる。

この時間軸変換によりＭ　／　ｆ　ｓ周期ごとに得られ
るＭ個のデータは１／ｆｓ周期ごとに順次選択される。

したがって、サンプリング周期が入力デジタル信号のサ
ンプリング周期と同じで、時間軸がＭ／Ｎ倍に変換され
たデジタル信号が得られる。

このように、補間処理によって入力デジタル信号のサン
プル数を変え、これをメモリの書込み●読出し処理によ
って時間軸変換する構成によれば、従来の隣接するサン
プリングデータを使って時間軸変換を行う構成と異なり
、補間フィルタのタップ数が制限されることがないので
、十分な周波数特性を得ることができる。

また、補間出力をＮ　／　ｆ　ｓ周期ごとにメモリに供
給するようにしたため、入力デジタル信号のサンプリン
グ周期１／ｆｓより長い周期でメモリを駆動することが
できる。これにより、メモリをダイナミック形メモリで
構成する場合であっても、別途速度変換回路を設ける必
要がない。

さらに、上記の如く、サンプル数の変換、時間軸の変換
というシーケンスにより、時間軸変換を行うようにした
ため、圧縮、伸張のいずれ変換に対しても同じシーケン
スで変換処理を行うことができる。これにより、時間軸
圧縮用の補間フィルタと時間軸伸張用の補間フィルタと
を別々の設ける必要がない。

（実施例） 以下、図面を参照しながらこの発明の一実施例を詳細に
説明する。

第１図はこの発明の一実施例の構成を示す回路図である
。

なお、この第１図は、入力デジタル信号の時間軸を３７
４倍に圧縮する場合の構成、つまり、Ｍ−３、Ｎ−４場
合の構成を示す。

図において、入力端子２１には、サンプリング周波数ｆ
ｓのデジタル信号が入力される。この入力デジタル信号
は、３個の補間フィルタ２２，２３．２４に供給され、
端子３４から入力される周波数ｆｓのクロックに従って
所定の補間処理を受ける。

各補間フィルタ２２，２３．２４の補間出力は、周波数
ｆ　ｓ　／　４のクロックに従ってレジスタ２５，２６
．２７に保持される。このクロックは分周回路３５によ
り、端子３４から入力されるクロックを４分周すること
により得られる。

レジスタ２５，２６．２７に保持されたデータはそれぞ
れ分周回路３５から出力されるクロツクを書込みクロッ
クとして対応するメモリ回路２８，２９．３０に書き込
まれる。

このメモリ回路２ｇ，２９．３０に書き込まれたデータ
は周波数ｆｓ／３のクロックに従って読み出される。こ
のクロックは分周回路３６により、端子３４から入力さ
れるクロックを３分周することにより得られる。

メモリ回路２８，２９．３０から読み出されたデータは
、端子３４から入力される周波数ｆ５のクロックに従っ
てスイッチ３１により順次選択される。

スイッチ３１の選択出力は端子３４から入力される周波
数ｆｓのクロックに従ってレジスタ３２に保持され、出
力端子３３から出力される。

上記構成において、動作を説明する。

第２図（ａ）は、入力端子２１から入力されるデジタル
信号の信号系列ａｌ　＊　　ａ２　＋　　ａ３　＋　　
ａ４　＋・・・を示す。この信号系列｛ａｔ　のサンプ
リング周期Ｔは１　／　ｆ　ｓである。

この入力信号系列｛ａ）は補間フィルタ２２，２３．２
４により４サンプルごとに３サンプルの信号系列に変換
される。つまり、４Ｔごとに３つのサンプルをもつ信号
系列に変換される。上記入力信号系列（ａｌの上の添字
ｎはこの補間処理の処理周期におけるｎ周期目を表し、
下の添字１，２，３．４は各周期内のサンプル番号を表
す。

第２図（ｂ）は補間処理によって得られた信号系列ｂ，
，ｂ２，ｂ．，・・・を示す。この信号系列＋ｂ）のサ
ンプリング周期は、４Ｔ当りのサンプル数が３であるか
ら（４／３）Ｔである。

ここで、補間処理による信号系列（ｂｌの生或を、ｎ周
期目の３つのデータｂ，，ｂ２，ｂ〆を代表として説明
する。

これら３つのデータｂ，，ｂ２，ｂ，”はそれぞれ補間
フィルタ２２，２３．２４により生成される。

このうち、データｂ２ａはａ２″からＴ／３　（Ｔ−１
／ｆｓ）だけ遅れた位置に位置している。したがって、
このデータｂ２″を生或する補間フィルタ２３は、第３
図に示すような適当なインパルスレスポンスを利用して
構成することができる。すなわち、このインパルスレス
ポンスの時間軸をＴ／３ずらした特性を、Ｔ間隔でサン
プリングした系列を（ｃｌ　とし、第４図に示すように
、（ｃ）を係数としてもつ多タップ構成のフィルタを構
成すれば、補間フィルタ２３を得ることができる。

同様に、データｂ，“を生成する補間フィルタ２４につ
いても、適当な係数をもつ多タップ構威のフィルタで実
現することができる。

これに対し、データｂ１″′を生成する補間フィルタ２
２については、第２図（ａ）．（ｂ）の例では、ｂ，゜
とａ１″の位置が一致しているので、多タップ構成のフ
ィルタを構或する必要がない。つまり、ａ，ｆｉをその
ままｂ１″として出力するような構成にすればよい。

第５図は第３図のインパルスレスポンスをフーリエ変換
した場合の特性を示す特性図である。

この第５図の特性を急峻にするには、インパルスレスポ
ンスの尾を長くシ、第４図に示すフィルタのタップ数を
多くする必要がある。この場合、第４図に示すフィルタ
はタップ数を任意に設定することができるため、特性の
急俊化に十分対処することができる。

以上説明した補間処理により、４Ｔ当り４個のサンプル
をもつ入力信号系列１ａｌ　は、データ欠落を受けるこ
となく、４Ｔ当り３個のサンプルをもつ信号系列｛ｂｌ
に変換される。

各補間フィルタ２２．２３．２４によって生成されたｎ
周朗目のデータｂ＋　＋　　ｂ２＋　　ｂｓ″はそれぞ
れレジスタ２５．２６．２７に供給され、分周回路３５
から出力される周波数ｆ，／４のクロックに従って保持
される。これにより、データｂｌ　＊　ｂ２　１　　ｂ
３ｆｌは第２図（ｃ）ｌ：示す時間位置に位置決めされ
る。

レジスタ２５，２６．２７の出力は、分周回路３５から
出力される周波数ｆＳ／４のクロックに従ってメモリ２
８．２９．３０に書き込まれる。

このメモリ回路２８．２９．３０に書き込まれたデータ
は、分周回路３６から出力される周波数ｆ５／３に従っ
て読み出され、第２図（ｄ）に示すようなデータとなる
。第２図（ｃ），（ｄ）から明らかなように、メモリ回
路２ｇ．２９．３０の書込み、読出し処理によりデータ
は３／４倍に時間圧縮される。

メモリ回路２８．２９．３０の読出し出力は、端子３４
から入力される周波数ｆｓのクロックに従ってスイッチ
３１により順次選択される。これにより、データｂ，，
ｂ２，ｂ，’はサンプリング周期がＴの直列データに変
換される。

この直列化されたデータｂ，，ｂ２，ｂ１’は、上記周
波数ｆｓのクロックに従ってレジスタ３２に保持される
。

以下、（ｎ＋ｌ）周期目、（ｎ＋２）周期目、・・・の
データについても全く同様の処理がなされる。

これにより、出力端子３３には、第２図（ｅ）に示すよ
うに、サンプリング周期が入力デジタル信号のサンプリ
ング周期Ｔと同じで、時間軸が３／４倍に圧縮されたデ
ジタル信号が得られる。この圧縮を、例えばｎ周期目で
説明するならば、このｎ周期目の時間幅は、第２図（ａ
）に示す入力デジタル信号では４Ｔであるのに対し、第
２図（ｅ）に示す出力デジタル信号では、３Ｔに圧縮さ
れている。

第６図は各メモリ回路２８，２９．３０の具体的構成の
一例を示す回路図である。

図において、入力端子４１から入力される書込みデータ
は、４Ｔごとにスイッチ４１を介して交互にメモリ４３
．４４に供給される。

４Ｔ間隔のある周期では、スイッチ４２，４５．４８．
５０は図に示す方向に閉じている。したがって、この周
期では、入力端子４１から入力される書込みデータは、
スイッチ４２を介してメモリ４３に供給される。そして
、このメモリ４３に端子４７からスイッチ４８を介して
入力される周波数ｆ５／４のクロックに従って書き込ま
れる。

これと同時に、メモリ４４からはその格納デー夕が、端
子４つから入力される周波数ｆ　ｓ　／　３のクロック
に従って読み出される。この読出しデータはスイッチ４
５を介して出力端子４６に供給される。

次の周期では、スイッチ４２，４５，４８．５０が逆に
閉じ、メモリ４３では読出し動作、メモリ４４では書込
み動作が行われる。

これにより、メモリ回路２８，２９．３０では、連続す
るデータの書込み、読出しを同時に行うことができる。

なお、以上の説明では、３／４倍の時間圧縮を行う場合
を説明したが、第１図の構成によれば、４／３倍の時間
伸張も容易に実現することができる。すなわち、この場
合は、補間フィルタ、レジスタ、メモリ回路の数をそれ
ぞれ３個から４個に変更し、また、スイッチの構成を３
点切換えスイッチから４点切換えスイッチに変更し、４
個のレジスタの駆動クロックやメモリ回路の書込みクロ
ックとして周波数ｆ　ｓ　／　３のクロックを用い、メ
モリ回路の読出しクロックとして周波数ｆ　ｓ　／　４
のクロックを用いるようにすればよい。

また、３／４倍の時間軸圧縮や４／３倍の時間軸伸張の
いずれにも対処する場合には、予め上述した４７３倍の
時間軸伸張に対処可能な回路を作っておき、時間軸変換
モードに応じて必要とする回路の選択やクロックの切換
えを行えばよい。

以上詳述したこの実施例によれば、十分な周波数特性を
得ることができる。　これは、補間処理によって入力デ
ジタル信号のサンプル数を変え、これをメモリ回路２８
．２９．３０の書込み・読出し処理によって時間軸変換
することにより、入力デジタル信号の時間軸を変換する
ようにしたためである。すなわち、このような構戊によ
れば、従来の隣接するサンプリングデータを使って時間
軸変換する場合と異なり、補間フィルタ２３．２４のタ
ップ数が２に制限されることがないからである。

また、この実施例によれば、メモリ４３．４４をダイナ
ミック形メモリで構成する場合であっても、別途速度変
換回路を設ける必要がない。

これは、補間出力を補間周期４Ｔごとにレジスタ２５，
２６．２７に保持してからメモリ回路２８，２９．３０
に供給するようにしたためである。すなわ゛ち、このよ
うな構成によれば、入力デジタル信号のサンプリング周
期Ｔより長い周期でメモリ４３．４４を駆動することが
できるからである。

さらに、この実施例では、時間軸圧縮用の補間フィルタ
と時間軸伸張用の補間フィルタとを別々の設一ける必要
がない。

これは、これは上記の如く、サンプル数の変換、時間軸
の変換というシーケンスにより、時間軸変換を行うよう
にしたためである。すなわち、このような構成によれば
、圧縮、伸張のいずれ変換に対しても同じシーケンスで
変換処理を行うことができるからである。

以上この発明の一実施例を詳細に説明したが、この発明
はこのような実施例に限定されるものではない。

例えば、先の実施例では、Ｎが３あるいは４、Ｍが４あ
るいは３の場合について説明した。しかし、この発明で
は、Ｎ，Ｍの値としてこれ以外の値を設定するようにし
てもよい。

また、先の実施例では、補間フィルタをＭ個設ける場合
を説明した。しかし、この発明では、１つの補間フィル
タをＭ回時分割で使用するようにしてもよい。

また、この発明はテレビジョン信号を水平方向に時間軸
変換する場合だけでなく、垂直方向に時間軸変換する場
合にも適用することができる。この場合は、遅延単位を
１水平走査期間Ｈとすればよい。また、テレビジョン信
号以外の電気信号の時間軸変換にも適用することができ
ることは勿論である。

この他にも、この発明はその要旨を逸脱しない範囲で種
々様々変形実施可能なことは勿論である。

［発明の効果］ 以上述べたようにこの発明によれば、十分な周波数特性
を得ることができ、ダイナミック形メモリを用いる場合
であっても、新たに速度変換回路を必要とせず、時間軸
圧縮と時間軸伸張で同じ補間フィルタを使用することが
できる時間軸変換装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は第１図の動作を説明するための図、第３図は第１図
の動作を説明するための特性図、第４図は第１図の補間
フィルタの具体的構成のー実施例の構成を示す回路図、
第５図は第１図の動作を説明するための特性図、第６図
は第１図のメモリ回路の具体的構成の一例を示す回路図
、第７図は従来の時間軸変換装置の時間軸圧縮処理を説
明するための図、第８図は同じく回路構成を示す回路図
である。 ２１．４１・・・入力端子、２２，２３．２４・・・補
間フィルタ、２５，２６，２７．３２・・・レジスタ、
２８，２９．３０・・・メモリ回路、３’ｌ，４２４５
，４８．５０・・・スイッチ、３３．４６・・・出力端
子、３４，４７．４９・・・端子、３５．３６・・・分
周回路、４３．４４・・・メモリ。 第 ３ 図 第 ５ 図 第 ６ 図 １２ １４ 第 ８ 図

Claims (1)

1. 【特許請求の範囲】 サンプリング周波数ｆｓのデジタル信号を、補間処理に
   よりデータを欠落させることなく、Ｎ／ｆｓ（Ｎは正の
   整数）周期当りＭ（Ｍは正の整数）個のサンプル数をも
   つデジタル信号に変換するデータ補間手段と、 このデータ補間手段からＮ／ｆｓ周期で出力されるＭ個
   のデータを保持するデータ保持手段と、このデータ保持
   手段にＮ／ｆｓ周期で保持されたＭ個のデータをそれぞ
   れ記憶するためのＭ個の記憶手段と、 このＭ個の記憶手段のそれぞれに、上記データ保持手段
   に保持されているＭ個のデータうちの対応するデータを
   Ｎ／ｆｓ周期で書き込むデータ書込み手段と、 このデータ書込み手段によって上記データ記憶手段に書
   き込まれたデータをＭ／ｆｓ周期で読み出すデータ読出
   し手段と、 このデータ読出し手段により上記Ｍ個のデータ記憶手段
   から読み出されたＭ個のデータを１／ｆｓ周期で順次選
   択する選択手段と を具備し、 上記入力デジタル信号のサンプリング周期はそのままに
   し、その時間軸をＭ／Ｎ倍に変換することを特徴とする
   時間圧縮伸張変換装置。