JPH03160525A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03160525A JPH03160525A JP30033789A JP30033789A JPH03160525A JP H03160525 A JPH03160525 A JP H03160525A JP 30033789 A JP30033789 A JP 30033789A JP 30033789 A JP30033789 A JP 30033789A JP H03160525 A JPH03160525 A JP H03160525A
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- bus
- microprogram control
- microprogram
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
マイクロプログラム制御方式のマイクロプロセッサに関
し、 マイクロプロセッサの処理速度を向上させることを目的
とし、 各機械語命令を実行するためのマイクロプログラムが格
納されたマイクロプログラムＲＯＭと、メモリアクセス
指令に応答してバスを介し外部メモリをアクセスし、バ
ス使用中を示すウェイト信号を出力するメモリアクセス
部と、機械語命令を実行するために該マイクロプログラ
ムＲＯＭからマイクロ命令を順次読出して、該メモリア
クセス指令を含む各種制御指令を発し、該ウェイト信号
に応答して動作を停止するマイクロプログラム制御部と
、を備えたマイクロプロセッサにおいて、該マイクロプ
ログラム制御部は、バス衝突を避けるため自己の動作を
停止させる必要があるときにバスチェック信号を出力し
、該マイクロプログラム制御部からバスチェック信号が
供給された場合のみ、該メモリアクセス部からの該ウェ
イト信号を該マイクロプログラム制御部へ転送するウェ
イト制御回路を付設して構或する。
し、 マイクロプロセッサの処理速度を向上させることを目的
とし、 各機械語命令を実行するためのマイクロプログラムが格
納されたマイクロプログラムＲＯＭと、メモリアクセス
指令に応答してバスを介し外部メモリをアクセスし、バ
ス使用中を示すウェイト信号を出力するメモリアクセス
部と、機械語命令を実行するために該マイクロプログラ
ムＲＯＭからマイクロ命令を順次読出して、該メモリア
クセス指令を含む各種制御指令を発し、該ウェイト信号
に応答して動作を停止するマイクロプログラム制御部と
、を備えたマイクロプロセッサにおいて、該マイクロプ
ログラム制御部は、バス衝突を避けるため自己の動作を
停止させる必要があるときにバスチェック信号を出力し
、該マイクロプログラム制御部からバスチェック信号が
供給された場合のみ、該メモリアクセス部からの該ウェ
イト信号を該マイクロプログラム制御部へ転送するウェ
イト制御回路を付設して構或する。
本発明は、マイクロプログラム制御方式のマイクロプロ
セッサに関する。
セッサに関する。
この方式のマイクロプロセッサでは、各機械語命令を実
行するためのマイクロプログラムがマイクロプログラム
ＲＯＭに格納され、マイクロプログラム制御部は、機械
語命令を実行するためにこのマイクロプログラムＲＯＭ
からマイクロ命令を順次読出して、メモリアクセス部や
演算部等に対し各種制御指令を発する。 従来のマイクロプロセッサでは、マイクロプログラム制
御部がメモリアクセス部へメモリアクセス指令を供給す
ると、メモリアクセス部はその動作中内部バスを使用す
るので、バス衝突を避けるためにマイクロプログラム制
御部へウェイト信号を供給して、マイクロプログラム制
御部の動作を停止させていた。
行するためのマイクロプログラムがマイクロプログラム
ＲＯＭに格納され、マイクロプログラム制御部は、機械
語命令を実行するためにこのマイクロプログラムＲＯＭ
からマイクロ命令を順次読出して、メモリアクセス部や
演算部等に対し各種制御指令を発する。 従来のマイクロプロセッサでは、マイクロプログラム制
御部がメモリアクセス部へメモリアクセス指令を供給す
ると、メモリアクセス部はその動作中内部バスを使用す
るので、バス衝突を避けるためにマイクロプログラム制
御部へウェイト信号を供給して、マイクロプログラム制
御部の動作を停止させていた。
ところが、メモリアクセス部が内部バスを使用していて
も、マイクロプログラム制御部は、演算郎等に対し、バ
ス衝突を起こさせることなく処理を実行させることが可
能な場合がある。例えば２バイト演算において、メモリ
アクセス部で上位バイトをアクセスしている間に、内部
バスを使用せずに演算部に下位バイトの演算を実行させ
ることができる場合がある。従来ではこのような場合に
もマイクロプログラム制御部の動作を停止させていたの
で、処理効率が低下し、マイクロプロセッサの処理の高
速化を妨げる原因となっていた。 本発明の目的は、このような問題点に鑑み、マイクロプ
ロセッサの処理速度を向上させることにある。
も、マイクロプログラム制御部は、演算郎等に対し、バ
ス衝突を起こさせることなく処理を実行させることが可
能な場合がある。例えば２バイト演算において、メモリ
アクセス部で上位バイトをアクセスしている間に、内部
バスを使用せずに演算部に下位バイトの演算を実行させ
ることができる場合がある。従来ではこのような場合に
もマイクロプログラム制御部の動作を停止させていたの
で、処理効率が低下し、マイクロプロセッサの処理の高
速化を妨げる原因となっていた。 本発明の目的は、このような問題点に鑑み、マイクロプ
ロセッサの処理速度を向上させることにある。
実施例図面第１図を参照して本発明の原理構成を説明す
る。 図中、２６はマイクロプログラムＲＯＭであり、各機械
語命令を実行するためのマイクロプログラムが格納され
ている。 １８はメモリアクセス部であり、メモリアクセス指令に
応答してバス１２を介し外部メモリをアクセスし、パス
使用中を示すウェイト信号を出力する。 １６はマイクロプログラム制御部であり、機械語命令を
実行するために、マイクロプログラムＲＯＭ２６からマ
イクロ命令を順次読出して、該メモリアクセス指令を含
む各種制御指令を発し、バス衝突を避けるため自己の動
作を停止させる必要があるときにバスチェック信号を出
力し、ウェイト信号に応答して動作を停止する。 ２８はウェイト制御回路であり、マイクロプログラム制
御＠ｔｓ１６からバスチェック信号が供給された場合の
み、メモリアクセスＲ１８からのウェイト信号をマイク
ロプログラム制御部１６へ転送する。
る。 図中、２６はマイクロプログラムＲＯＭであり、各機械
語命令を実行するためのマイクロプログラムが格納され
ている。 １８はメモリアクセス部であり、メモリアクセス指令に
応答してバス１２を介し外部メモリをアクセスし、パス
使用中を示すウェイト信号を出力する。 １６はマイクロプログラム制御部であり、機械語命令を
実行するために、マイクロプログラムＲＯＭ２６からマ
イクロ命令を順次読出して、該メモリアクセス指令を含
む各種制御指令を発し、バス衝突を避けるため自己の動
作を停止させる必要があるときにバスチェック信号を出
力し、ウェイト信号に応答して動作を停止する。 ２８はウェイト制御回路であり、マイクロプログラム制
御＠ｔｓ１６からバスチェック信号が供給された場合の
み、メモリアクセスＲ１８からのウェイト信号をマイク
ロプログラム制御部１６へ転送する。
メモリアクセス部１８がバス１２を使用している場合に
おいて、バス１２を使用せずに演算等の処理を実行させ
ることができるときは、マイクロプログラム制御８１６
はこの処理を実行させた後にバスチェック信号を出力す
る。メモリアクセスＢ１８は、メモリアクセス指令を受
けると、パス衝突を避けるためウェイト信号を出力する
が、バスチェック信号がマイクロプログラム制御部１６
から出力されるまではマイクロプログラム制御部１６へ
このウェイト信号が供給されず、マイクロプログラム制
御部１６は動作可能状態となる。 したがって、マイクロプログラム制御部１６とメモリア
クセス部１８の並行処理が可能となり、マイクロプロセ
ッサの処理速度が向上する。
おいて、バス１２を使用せずに演算等の処理を実行させ
ることができるときは、マイクロプログラム制御８１６
はこの処理を実行させた後にバスチェック信号を出力す
る。メモリアクセスＢ１８は、メモリアクセス指令を受
けると、パス衝突を避けるためウェイト信号を出力する
が、バスチェック信号がマイクロプログラム制御部１６
から出力されるまではマイクロプログラム制御部１６へ
このウェイト信号が供給されず、マイクロプログラム制
御部１６は動作可能状態となる。 したがって、マイクロプログラム制御部１６とメモリア
クセス部１８の並行処理が可能となり、マイクロプロセ
ッサの処理速度が向上する。
以下、図面に基づいて本発明の一実施例を説明する。
第２図はマイクロプログラム制御方式のマイクロプロセ
ッサ１０の要部構戊を示す。 このマイクロプロセッサ１０は、内部パス１２により命
令レジスタ１４とマイクロプログラム制御部１６とメモ
リアクセス９１８と演算部２０と汎用レジスタ２２との
間が接続されている。外部メモリ（不図示）から機械語
命令が読み出され、内部バス１２を介して命令レジスタ
ｌ４にこれが保持されると、命令デコーダ２４はこの機
械語命令を解読し、その結果をマイクロプログラム制御
部１６へ供給する。マイクロプログラム制御部１６は、
この機械語命令を実行するための一連のマイクロ命令を
マイクロプログラムＲＯＭ２６から順次読み出し、各マ
イクロ命令に基づいてメモリアクセスｉｉ’３１ｇ、演
算部２０又は汎用レジスタ２２へ制御指令を供給する。 例えば、汎用レジスタ２２の内容と外部メモリの内容と
の間の演算を行う場合には、外部メモリからデータを読
み出すために、マイクロプログラム制御部１６はメモリ
アクセス９１８へメモリアクセス指令を供給する。この
場合、メモリアクセス部１８は内部バス１２を使用する
ので、バス衝突が発生しないように、ウェイト信号を出
力する。 このウェイト信号は、従来ではマイクロプログラム制御
部１６へ直接供給されていたが、本実施例ではウェイト
制御回路２８へ供給する。 ウェイト制御回路２８は、第１図にも示す如く、ＲＳフ
リップフロップ３０、ナンドゲート３２及びインバータ
３４を備えて構或されており、ＲＳフリップフロップ３
０のセット入力端子Ｓヘマイクロプログラム制御Ｂ１６
からバスチェック信号が供給され、ＲＳフリップフロッ
プ３０のＱ出力はナンドゲート３２の一方の入力端子に
供給され、ナンドゲート３２の他方の入力端子にはメモ
リアクセス部１８からのウェイト信号が供給され、ナン
ドゲート３２の出力は、ＲＳフリップフロップ３０のリ
セット人力端子Ｒへ供給されるとともに、インバータ３
４を介してマイクロプログラム制御部１６へ供給される
。 なお、第２図中、３６はシステム制御部であり、マイク
ロプロセッサ１０の全体の制御を行なう。 上記構成において、マイクロプログラム制御部１６から
メモリアクセス部１８へメモリアクセス指令を供給する
場合に、メモリアクセスＲ１８が内部バス１２を使用す
るためマイクロプログラム制御部１６が次の処理を実行
できないときは、マイクロプログラム制御部１６はメモ
リアクセス部１８へバスチェック信号（高レベル〉をメ
モリアクセス指令と同時に出力する。これにより、ＲＳ
フリップフロップ３０のＱ出力は高レベルとなり、メモ
リアクセス部１８から出力されるウェイト信号はナンド
ゲート３２、インバータ３４を介してマイクロプログラ
ム制御部１６へ供給され、マイクロプログラム制御部１
６の動作が停止する。ＲＳフリップフロップ３０は、メ
モリアクセス処理が終了してウェイト信号が低レベルに
なると、リセットされる。この場合のマイクロプログラ
ム制御部１６とメモリアクセス部１８の動作状態遷移は
第４図に示す従来の場合と同様になる。 しかし、メモリアクセス１１Ｂが内部バス１２を使用し
ている場合において、内部バス１２を使用せずに演算等
の処理を実行させることができるときは、例えば、２バ
イト演算においてメモリアクセス部１８で上位バイトを
アクセスしている間に、内部バス１２を使用せずに演算
Ｂ２０に下位バイトの演算を実行させることができると
きには、次の様な並行処理を行う。すなわち、マイクロ
プログラム制御部１６はこの演算処理を実行させた後に
バスチェック信号を出力する。メモリアクセス８Ｂ１８
は、メモリアクセス指令を受けると直ちにウェイト信号
を出力するが、バスチェック信号がマイクロプログラム
制御部１６から出力されるまではＲＳフリップフロップ
３０のＱ出力は低レベルであり、ナンドゲート３２が閉
じているのでこの間はマイクロプログラム制御Ｒ１６へ
ウェイト信号が供給されず、マイクロプログラム制御部
１６は動作可能状態となり、前記演算処理が行われる。 そして、バスチェック信号がマイクロプログラム制御部
１６から出力されたときに、ナンドゲート３２が開かれ
てこのウェイト信号がマイクロプログラム制御部１６へ
供給され、マイクロプログラム制御部１６が停止状態と
なる。したがって、第３図に示す如くマイクロプログラ
ム制御邪１６とメモリアクセス部１８の並行処理が可能
となり、マイクロプロセッサ１０の処理速度が向上する
。
ッサ１０の要部構戊を示す。 このマイクロプロセッサ１０は、内部パス１２により命
令レジスタ１４とマイクロプログラム制御部１６とメモ
リアクセス９１８と演算部２０と汎用レジスタ２２との
間が接続されている。外部メモリ（不図示）から機械語
命令が読み出され、内部バス１２を介して命令レジスタ
ｌ４にこれが保持されると、命令デコーダ２４はこの機
械語命令を解読し、その結果をマイクロプログラム制御
部１６へ供給する。マイクロプログラム制御部１６は、
この機械語命令を実行するための一連のマイクロ命令を
マイクロプログラムＲＯＭ２６から順次読み出し、各マ
イクロ命令に基づいてメモリアクセスｉｉ’３１ｇ、演
算部２０又は汎用レジスタ２２へ制御指令を供給する。 例えば、汎用レジスタ２２の内容と外部メモリの内容と
の間の演算を行う場合には、外部メモリからデータを読
み出すために、マイクロプログラム制御部１６はメモリ
アクセス９１８へメモリアクセス指令を供給する。この
場合、メモリアクセス部１８は内部バス１２を使用する
ので、バス衝突が発生しないように、ウェイト信号を出
力する。 このウェイト信号は、従来ではマイクロプログラム制御
部１６へ直接供給されていたが、本実施例ではウェイト
制御回路２８へ供給する。 ウェイト制御回路２８は、第１図にも示す如く、ＲＳフ
リップフロップ３０、ナンドゲート３２及びインバータ
３４を備えて構或されており、ＲＳフリップフロップ３
０のセット入力端子Ｓヘマイクロプログラム制御Ｂ１６
からバスチェック信号が供給され、ＲＳフリップフロッ
プ３０のＱ出力はナンドゲート３２の一方の入力端子に
供給され、ナンドゲート３２の他方の入力端子にはメモ
リアクセス部１８からのウェイト信号が供給され、ナン
ドゲート３２の出力は、ＲＳフリップフロップ３０のリ
セット人力端子Ｒへ供給されるとともに、インバータ３
４を介してマイクロプログラム制御部１６へ供給される
。 なお、第２図中、３６はシステム制御部であり、マイク
ロプロセッサ１０の全体の制御を行なう。 上記構成において、マイクロプログラム制御部１６から
メモリアクセス部１８へメモリアクセス指令を供給する
場合に、メモリアクセスＲ１８が内部バス１２を使用す
るためマイクロプログラム制御部１６が次の処理を実行
できないときは、マイクロプログラム制御部１６はメモ
リアクセス部１８へバスチェック信号（高レベル〉をメ
モリアクセス指令と同時に出力する。これにより、ＲＳ
フリップフロップ３０のＱ出力は高レベルとなり、メモ
リアクセス部１８から出力されるウェイト信号はナンド
ゲート３２、インバータ３４を介してマイクロプログラ
ム制御部１６へ供給され、マイクロプログラム制御部１
６の動作が停止する。ＲＳフリップフロップ３０は、メ
モリアクセス処理が終了してウェイト信号が低レベルに
なると、リセットされる。この場合のマイクロプログラ
ム制御部１６とメモリアクセス部１８の動作状態遷移は
第４図に示す従来の場合と同様になる。 しかし、メモリアクセス１１Ｂが内部バス１２を使用し
ている場合において、内部バス１２を使用せずに演算等
の処理を実行させることができるときは、例えば、２バ
イト演算においてメモリアクセス部１８で上位バイトを
アクセスしている間に、内部バス１２を使用せずに演算
Ｂ２０に下位バイトの演算を実行させることができると
きには、次の様な並行処理を行う。すなわち、マイクロ
プログラム制御部１６はこの演算処理を実行させた後に
バスチェック信号を出力する。メモリアクセス８Ｂ１８
は、メモリアクセス指令を受けると直ちにウェイト信号
を出力するが、バスチェック信号がマイクロプログラム
制御部１６から出力されるまではＲＳフリップフロップ
３０のＱ出力は低レベルであり、ナンドゲート３２が閉
じているのでこの間はマイクロプログラム制御Ｒ１６へ
ウェイト信号が供給されず、マイクロプログラム制御部
１６は動作可能状態となり、前記演算処理が行われる。 そして、バスチェック信号がマイクロプログラム制御部
１６から出力されたときに、ナンドゲート３２が開かれ
てこのウェイト信号がマイクロプログラム制御部１６へ
供給され、マイクロプログラム制御部１６が停止状態と
なる。したがって、第３図に示す如くマイクロプログラ
ム制御邪１６とメモリアクセス部１８の並行処理が可能
となり、マイクロプロセッサ１０の処理速度が向上する
。
辺上説明した如く、本発明に係るマイクロブロセッサで
は、メモリアクセス部がバスを使用していても、バスチ
ェック信号がマイクロプログラム制御部から出力される
まではマイクロプログラム制御部へウェイト信号が供給
されず、マイクロプログラム制御部は動作可能状態とな
り、したがって、マイクロプログラム制御部とメモリア
クセス部の並行処理が可能となるので、マイクロプロセ
ッサの処理速度が従来よりも向上するという優れた効果
を奏する。
は、メモリアクセス部がバスを使用していても、バスチ
ェック信号がマイクロプログラム制御部から出力される
まではマイクロプログラム制御部へウェイト信号が供給
されず、マイクロプログラム制御部は動作可能状態とな
り、したがって、マイクロプログラム制御部とメモリア
クセス部の並行処理が可能となるので、マイクロプロセ
ッサの処理速度が従来よりも向上するという優れた効果
を奏する。
第ｌ図乃至第３図は本発明の一実施例に係り、第１図は
第２図の要部詳細構或図、 第２図はマイクロプログラム制御方式のマイクロプロセ
ッサ要部構戊を示すブロック図、第３図はマイクロプロ
グラム制御部とメモリアクセス部の動作状態遷移図であ
る。 第４図は従来のマイクロプロセッサのマイクロプログラ
ム制御部とメモリアクセス部の動作状態遷移図である。 図中、 １０はマイクロプロセッサ １２は内部バス １６はマイクロプログラム制御部 １８はメモリアクセス部 ２０は演算部 ２６はマイクロプログラムＲＯＭ ２８はウェイト制御回路 ３０はＲＳフリップフ口ツブ 第１図 マイクロプロセッサ１０， 第３図
第２図の要部詳細構或図、 第２図はマイクロプログラム制御方式のマイクロプロセ
ッサ要部構戊を示すブロック図、第３図はマイクロプロ
グラム制御部とメモリアクセス部の動作状態遷移図であ
る。 第４図は従来のマイクロプロセッサのマイクロプログラ
ム制御部とメモリアクセス部の動作状態遷移図である。 図中、 １０はマイクロプロセッサ １２は内部バス １６はマイクロプログラム制御部 １８はメモリアクセス部 ２０は演算部 ２６はマイクロプログラムＲＯＭ ２８はウェイト制御回路 ３０はＲＳフリップフ口ツブ 第１図 マイクロプロセッサ１０， 第３図
Claims (1)
- 【特許請求の範囲】 各機械語命令を実行するためのマイクロプログラムが格
納されたマイクロプログラムＲＯＭ（２６）と、 メモリアクセス指令に応答してバス（１２）を介し外部
メモリをアクセスし、バス使用中を示すウェイト信号を
出力するメモリアクセス部（１８）と、 機械語命令を実行するために該マイクロプログラムＲＯ
Ｍからマイクロ命令を順次読出して、該メモリアクセス
指令を含む各種制御指令を発し、該ウェイト信号に応答
して動作を停止するマイクロプログラム制御部（１６）
と、 を備えたマイクロプロセッサにおいて、 該マイクロプログラム制御部（１６）は、バス衝突を避
けるため自己の動作を停止させる必要があるときにバス
チェック信号を出力し、 該マイクロプログラム制御部からバスチェック信号が供
給された場合のみ、該メモリアクセス部からの該ウェイ
ト信号を該マイクロプログラム制御部へ転送するウェイ
ト制御回路（２８） を付設したことを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30033789A JPH0820945B2 (ja) | 1989-11-17 | 1989-11-17 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30033789A JPH0820945B2 (ja) | 1989-11-17 | 1989-11-17 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03160525A true JPH03160525A (ja) | 1991-07-10 |
| JPH0820945B2 JPH0820945B2 (ja) | 1996-03-04 |
Family
ID=17883558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30033789A Expired - Lifetime JPH0820945B2 (ja) | 1989-11-17 | 1989-11-17 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820945B2 (ja) |
-
1989
- 1989-11-17 JP JP30033789A patent/JPH0820945B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0820945B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| JPS61204758A (ja) | コ・プロセツサ制御方式 | |
| EP0526911B1 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH02284258A (ja) | 機能ブロックプロセサ及びビットプロセサを具備する書込み可能論理制御器 | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPH0820945B2 (ja) | マイクロプロセッサ | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS63153637A (ja) | デ−タ処理装置 | |
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
| JPS58176752A (ja) | マクロ命令フエツチ方式 | |
| JPS61240341A (ja) | マイクロプログラム制御装置 | |
| JPH07271608A (ja) | 割込み発生回路 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPS63316137A (ja) | 情報処理装置 | |
| JPH0435779B2 (ja) | ||
| JPH01258045A (ja) | インサーキットエミュレータ | |
| JPH0223457A (ja) | 入出力制御回路 | |
| JPS5987555A (ja) | マイクロプログラム・ロムのハッシュ・トータル・チェック方法 |