JPH0316123A - イオン注入方法およびそれにより製造される半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、イオン注入方法に関し、特に、半導体装置の
製造過程におけるイオン注入方法であり、１回のイオン
注入を行ない、ウエハ主面上の２種類以上の所望の領域
のウエハの深さ方向に、それぞれ異なった所望の不純物
濃度分布を形戊するためのイオン注入方法に関する。

［従来の技術］ 近年、半導体装置の進歩は目覚しい。また、その動作機
能も高速化と、装置の微細化とを要求され、同時に歩留
りの向上も望まれる。

さて、前記半導体装置のウエハ内部には不純物拡散層が
形成される。この不純物拡散層の形成方法として、ウエ
ハ内部にイオンを打込むイオン注入方法と、ウエハ内部
にイオンを染込ませるような方広がある。

前記イオン注入方法は、加速されたイオンが、イオン注
入用マスクを介してウエハ表面からその深さ方向に打込
まれてウエハ内部を進んで静止する。その後の熱処理（
アニーリング；ａｎｎｅａ１ｉｎｇ）により注入イオン
は活性化される。一方、前記イオンを染込ませる方法は
、イオンが含まれる高温ガス雰囲気中にウエハが置かれ
て、ウエハ内部へのイオンの染込みと、染込んだイオン
の熱処理（アニーリング）とが並行して進行するが、イ
オンはウェハ内部の横方向および縦方向に染込み、その
正確な制御は困難である。

したがって、（１）不純物の量と深さ方向分布がイオン
の加速電圧、電流、注入時間で正確に制御でき、その再
現性が極めて良いこと、（２）ウエハ主面の全面にわた
って均一な不純物添加が行なえること、（３）微小部分
への選択注入が行なえること、などの特徴を有するイオ
ン注入方法は、半導体装置の微細化実現のためのウエハ
内部の不純物拡散領域形成方法として特に優れている。

上述のイオン注入方法を用いて、ウエハ内部の不純物濃
度分布を最適！；制御するために、イオン注入用のマス
ク形成方法が種々開発されている。

第９図（ａ）ないし（ｃ）は、特公昭５４−２２２７５
号公報に示されるバイボーラトランジスタのベース領域
形成工程とともに従来のイオン注入用マスクの製造工程
とイオン注入方法の一例を示す概略断面図である。

第９図（ａ）において、ｎ型比抵抗約２０Ω一ａｍのｎ
型Ｓｉ基板４０の表面にＳｉ０２膜４ｌを形成する。Ｓ
ｉ０２膜４１は、ｎ型Ｓｉ基板４０を１２００°Ｃの湿
酸素中で約５０分間酸化することにより、厚さ約０．７
μに形成される。次に、表面にＳｉ○２膜４１が形成さ
れたｎ型Ｓｉ基板４０を、Ｐ２０５ガス雰囲気中で１１
００℃で約３０分間加熱することにより、Ｓｉ０２膜４
１の表面に、りんガラス層４２を形成する。

次に、第９図（ｂ）において、ｎ型Ｓｉ基板４０の表面
に、第１の遮蔽膜であるＰを含んだＳｉ○２膜４３を形
成する。Ｓｉ０２膜４３は、第９図（ａ）の、ＳｉＯ２
膜４１およびりんガラス層４２を含むｎ型Ｓｔ基板４ｏ
を、Ｎ２ガス雰囲気中で１２００℃で約２時間加熱する
ことにより形成される。この場合、ＳｉＯ２膜４３中に
含まれるＰの濃度は、表面が一番高く、内部（深さ方向
）にいくに従い低くなる。

次に、第９図（Ｃ）において、フォトエッチングにより
第１のイオン注入窓４４をＳｉ０２膜４３上に形成する
。この場合、Ｓｉ０２膜４３中にＰが多く含まれている
ほどＳｉ０２膜４３のエッチング速度は速く、内部（深
さ方向）に入るに従いエッチング速度は遅くなる。した
がって、ｎ型Ｓｉ基板４０表面とイオン注入窓側面４５
とのなす角度θは、約１７０”　となり、サイドエツヂ
の大きな第１のイオン注入窓４４が形成される。

この場合、接点４６はイオン注入窓側面４５領域とｎ型
Ｓｔ基板４０とが接する点および接点４７はＳｉ０２膜
４３の表面とイオン注入窓側面４５領域とが接する点を
示す。

次に、第９図（ｄ）において、Ｐを含んだＳｔ０２膜４
３を浸さないでその表面にＡＩ蒸着膜４８を形成する。

ＡＩ蒸着膜４８は、エッチング可？なＡＩを蒸着して形
成され、約０．４μの厚さを持つ第２の遮蔽膜である。

次に、第９図（ｅ）において、第２のイオン注入窓４９
をＡＩ蒸着膜４８上にフォトエッチングにより形成する
。このイオン注入窓４９は、第１のイオン注入窓側面４
５の接点４７よりも約１０μ外側に形成される。次に、
Ｂイオンを約２００ｋｅｙ，約ＩＸＩＯ”　ａｔｏｍｓ
／ｃｍ２の条件で、ｎ型Ｓｉ基板４０中にイオン注入す
る。イオン注入後、Ｐを含んだＳｉＯ■膜４３がエッチ
ング除去された第１のイオン注入窓４４には、ｐ０型領
域５０が形成される。ｐ０型領域５０は、深さ約０．８
μであり、約ＩＸＩＯ”　ａｔｏｍｓ／ｃｍ２のＢイオ
ンが注入される。また、イオン注入窓側面４５の接点４
６から接点４７に向かうほどＳｉ０２膜４３の膜厚は厚
くなっているので、Ｂイオン注入時のイオン遮蔽効果が
大きくなっている。したがって、Ｂイオン注入により形
成されるｐ０型領域５０の深さも接点４６から接点４７
に向かうほど浅くなり、ｎ型Ｓｉ基板４０中に注入され
るＢイオンの量も減少していく。さらに、約０．７μ厚
さのＳｉ０２膜４３の直下のｎ型Ｓｉ基板４０中には、
わずかにｐ型に変換された領域５１が形成される。さら
に、第２のイオン注入窓４９の外側には、約０．４μ厚
さのＡＩ蒸着膜４８が形成されているので、ＡＩ蒸着膜
４８直下のｎ型Ｓｔ基板４０中には、Ｂイオンは全く注
入されない。

次に、第９図（ｆ）において、ＡＩ蒸着膜４８およびＳ
ｔＯ。膜４３を除去したｎ型Ｓｉ基板４０を乾燥酸素中
で１２００℃で約９０分間酸化する。酸化することによ
り、ｎ型Ｓｉ基板４０中に拡散されるイオンの深さは、
注入されたＢイオン量が多いほど深くなる。したがって
、ｐＩ型領域５０の中央部が一番深くイオンが拡散され
るので、一番深いｐゝ型拡散領域５２が形成される。ｐ
＋型領域５０の中央部外周領域には、ｐ型拡散領域５３
が形成される。ｐ型拡散領域５３は、そのイオン注入量
に応じてｐ４型拡散領域５２から外側に向かうほど浅い
拡散深さとなる。ｐ型領域５１は、注入されたＢイオン
量が少ないことより、酸化すると、ｎ型Ｓｉ基板４０の
ｎ型不純物と相殺してｎ型高比抵抗領域５４が形成され
る。またｎ型５ｉ基板４０表面には、Ｓｉ０２膜５５が
形成される。

次に、第９図（ｇ）において、Ｓｉ０２膜５５の一部を
除去してコンタクト用の窓をＳｉ０２膜５５に形成する
。この窓に、ＡＩ電極５６を形成する。

以上のように、ｎ型Ｓｉ基板４０中へのイオン注入によ
る不純物分布の状態を２回のマスク形成により制御して
いる。

第１０図（ａ）ないし（ｈ）は、特開昭６２−５８６８
２号公報に示される従来のイオン注入用マスクの製造工
程とイオン注入方法の他の例を示す概略断面図である。

第１０図（ａ）において、ｐ一型Ｓｉ基板６１は、高比
抵抗ｐ一型Ｓｔ基板であり、アイソレーション酸化膜６
２は、たとえばＳｉ０２膜であり、選択酸化法（または
、アイソブレーナ法）により形成される。ゲート酸化膜
６３は、熱酸化によりｐ一型Ｓｉ基板６１の表面に形成
された、膜厚５００〜ＩＯＯＯＡの膜厚である。また、
ボリＳｉゲート６４は、ゲート酸化膜６３上に３０００
人程度の厚さに堆積したボリＳｉを、フォトエッチング
により所定のゲート長にバターニングしたものである。

上記のように形成されたｐ一型Ｓｉ基板６１の内部に、
ｐ型不純物をイオン注入し、ゲート酸化膜６３を通して
ｐ一型Ｓｔ基板６１表面に低濃度不純物層を形成する。

このイオン注入時、ポリＳｉゲート６４およびアイソレ
ーション酸化膜６２がイオン注入の遮蔽膜となる。

次に、第１０図（ｂ）において、アイソレーション酸化
膜６２とゲート酸化膜６３およびボリＳｉゲート６４の
表面に絶縁膜６５を形成する。絶縁膜６５は、ＣＶＤ　
（Ｃｈｅｍｉｃａ　ｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉ
ｔｉｏｎ）法、たとえば、高温低圧成長法により形成さ
れるシリコン酸化物の膜である。絶縁膜６５は、２００
０〜３０００Ａの厚さに形戊する。

次に、第１Ｏ図（Ｃ）において、ドライエッチングによ
って絶縁膜６５をその表面からエッチング除去する。ド
ライエッチングはＣＨＦ３ガスによるイオン注入により
行なう。このとき、図に示すようにイオン注入方向を基
板に対して直角から或る角度θ、たとえばθ＝２０゜〜
３０゜程度傾けることによりボリＳｉゲート６４に接す
る部分で絶縁膜６５が残り、ボリＳｉゲート６４の左右
非対称にスペーサ６６が形成される。

イオン注入方向を変える手段としては、第１０図（ｄ）
に示されるように、ｐ一型Ｓ１基板６１を上下の電極Ｒ
１および電極Ｒ２方向に対して角度θだけ傾けることに
よって、ｐ一型Ｓｉ基板６１に対する角度を任意に選ぶ
ことができる。

あるいは、第１Ｏ図（ｅ）に示されるように、上部電極
Ｒ１と下部電極Ｒ２との位置を左右に相対的にずらすこ
とにより、その間にあるｐ一型Ｓｉ基板６１へのイオン
注入方向（角度θ）を変えることが可能となる。

次に、第１０図（ｆ）に示されるように、スペーサ６６
が形成されたｐ一型Ｓｉ基板６ｌの全面にＡｓ（砒素）
イオン注入を行なう。注入されるイオンは、ゲート酸化
膜６３をｐ一型シリコン基板６１表面に高濃度に導入さ
れ、高濃度不純物層を形成する。このとき、ボリＳｉゲ
ート６４およびスペーサ６６がイオン注入時の遮蔽膜と
なる。

次に、第１０図（ｇ）に示されるように、スペーサ６６
直下のｐ一型Ｓ１基板６１表面にオフセット部となる低
濃度ｎ一型層のオフセット、ゲートｎ一型層６８を形成
すると同時にスペーサ６６の形成されない部分にソース
／ドレインとなる高濃度ｎ“型層であるソース／ドレイ
ンｎ“型層６７を形成する。層６７および層６８は、ｐ
一型Ｓｉ基板６１中にＰ．Ａｓなどの不純物をアニール
（熱処理）により拡散し形成する。この場合、左右のオ
フセットゲートｎ一型層６８の幅は左右非対称のスペー
サ６６の幅に比例して左側（ソース側）が短く、右側（
ドレイン側）が長く形成される。

次に、第１０図（ｈ）に示されるように、ソース／ドレ
インＡＩ電極７０を形成して、ＬＤＤ（Ｌｉｇｈｔｌｙ
　　Ｄｏｐｅｄ　　Ｄｒａｉｎの略）構造のｎチャネル
型ＭＯＳＦＥＴ　（〜Ｉｅ　ｔ　ａ　１０ｘｉｄｅ　　
ｓｅｍｉｃＯｎａｕｃｊｏｒ　　Ｆｉｅｌｄ　　Ｅｆｅ
ｃｔ　　Ｔｒａｎｓｉｓｔｏｒの略）を完成する。ソー
ス／ドレインＡＩ電極７０は、第１０図（ｇ）に示され
るｐ＝型Ｓｉ基板６１の全面に絶縁膜としてＣＶＤ　−
　Ｓ　ｉ○２膜６９などを形成し、コンタクトフォトエ
ッチングによりソース／ドレイン部を窓あけし、その上
にＡＩを蒸着しフォトエッチングにより形成される。

［発明が解決しようとする課題］ しかしながら、従来の第１例（特公昭５４−２２２７５
５号公報参照）では、基板４０上のイオン注入時の第１
の遮蔽膜であるＳｉ０２膜４３および第２の遮蔽膜であ
るＡＡ’蒸着膜４８は、フォトエッチングにより形成さ
れていたが、前記フォトエッチングには、フォトマスク
の位置合わせが必要なので、基板４０上の設計パターン
を微細化するほどフォトマスクの位置合わせの精度が及
ぼす影響は大きくなるという問題があった。また、フォ
トエッチングによるイオン注入窓４４および４９の形成
では、横方向の寸法制御が悪くなり微細にパターン形成
することは困難であるという問題があった。さらに、本
例では、ウェハ内に連続的に深さの異なる不純物分布を
形成可能であるが、その不純物分布は、不純物注入時の
遮蔽膜となる材料をエッチングするときの形状に依存す
るため限られた分布形状のものとなり、１つの不純物分
布を形成する度に２回のマスクの位置合わせを必要とし
、さらにエッチング技術を用いるので形成に時間がかか
る。そのため、ウエハ内の不純物分布の形状を複雑化さ
せると、これらの工程が複数回必要となり、不純物分布
の精度は低下するという問題もあった。

従来の他の例（特開昭６２−５８６８２号公報参照）で
は、異方性エッチングにより、イオン注入時の遮蔽膜で
あるスペーサ６６を形成していた。

しかし、異方性エッチングは、半導体基板に対するトラ
ンジスタの向きを限定する必要があり、パターン設計時
に制限を受けるという問題があった。

また、ボリＳｔゲート６４に接して形成される大きい方
のスペーサ６６の幅と小さい方のスペーサ６６の幅との
比率は、斜めの異方性エッチングの角度に依存するので
、この比率を大きくすることは困難という問題があった
。さらに、本例では、ウエハ内に非対称にソース／ドレ
インを形成しているが、その形成をスペーサ６６の斜め
エッチングに依存するため、基板に対するゲートの向き
が一方向に限定されるという問題があった。また、この
斜めエッチングの制約により、イオン注入時において、
上下２つの電極の間に注入方向に対して基板を斜めにセ
ットしなければならない。そのため、２つの電極間距離
に制限を受けたり、基板の固定の仕方にも困難さを伴な
うという問題や不純物分布に段差をつけられないという
問題もあった。

それゆえに本発明の目的は、１回のイオン注入により、
ウエハ主面上の２種類以上の所望の領域をその深さ方向
に、異なった所望の不純物濃度分布を形成することがで
きるイオン注入方法を提供することである。

［課題を解決するための手段］ 本発明にかかるイオン注入方法は、主面を有する半導体
基板内に異なる深さを有する不純物拡散層を形成するよ
うに不純物イオンを注入するための方法である。詳細に
は、前記不純物拡散層に相関して局所的に異なる膜厚を
有するイオン線吸収体パターンを、膜厚に依存してイオ
ン線吸収量が変化する１層の材料で、前記半導体基板の
主面上に形成するステップと、前記イオン線吸収体パタ
ーンを介して前記半導体基板の主面上に前記イオン線を
照射するステップと、前記イオン線吸収体パターンを除
去するステップとを備えて構成される。

［作用コ 本発明にかかるイオン注入方法は、上述のように構成さ
れるので、半導体装置製造時のウェハ内部へのイオン注
入時において、予め、局所的に膜厚の異なる所望のイオ
ン線吸収体パターンをウエハ主面上に形成する。イオン
線吸収体パターンは、注入するイオン線を吸収し、その
吸収量か膜厚に依存して変化する１層の薄膜材料より形
成される。

このウエハ主面上に対して１回のイオン注入を行ない、
吸収体の膜厚に応じたイオンの運動エネルギの吸収を起
こさせる。したがって、イオン線吸収体パターン直下で
のウエハ内部では、注入イオンの運動エネルギおよび電
流密度が所望の値となる。そのため、ウエハ主面上の所
望の領域のその深さ方向に異なった所望の不純物濃度分
布、すなわち不純物拡散層を形成できる。

［実施例］ 以下、図面を参照して本発明の実施例について詳細に説
明する。

第１図（ａ）ないし（ｈ）は、本発明の第１の実施例の
ｎチャネル型電界効果型半導体装置の製造工程を示す概
略断面図である。

第１の実施例では、Ｘ線露光によりイオン注入用のマス
ク形成が行なわれるので、以下に示すマスク形成方法を
Ｘ線型と称する。

第１図（ａ）において、その内部に約５μｍ厚さに形成
されたｐ型ウエル２を有する約６００μｍ厚さのｎ型ウ
ェハ１を準備する。

次に、第１図（ｂ）において、ウェハ１表面にＸ線感応
レジスト３を形成する。Ｘ線感応レジスト３は、たとえ
ばＰＭＭＡ（Ｐｏｌｙ　　Ｍｅｔｈｙｌ　　Ｍｅｔｈ　
　Ａｃｒｙｌａｔｅの略）ボジ型レジストであり、イオ
ン線を吸収し、その吸収量が膜厚に依存する材料であり
、注入するイオン線がウエハ１内部にちょうど透過しな
い程度の膜厚約１μｍで形成する。

次に、第１図（Ｃ）において、Ｘ線マスク８を準備し、
Ｘ線マスク８を用いて適当な時間Ｘ線露光する。つまり
、Ｘ線感応レジスト３上に一様にＸ線５が照射されるよ
うに、Ｘ線５を走査しながら照射する。なお、Ｘ線５は
波長約８．３人のＸ線であり、約３０Ｊ／ｃｍ２エネル
ギで照射される。Ｘ線マスク８は、Ｘ線５の吸収の少な
い基板であるＸ線透過基板６と、その上に形成されるＸ
線５の吸収の多いＸ線吸収体パターン７とを含む。

Ｘ線吸収体パターン７は、イオン注入（後述する）によ
りウエハ１内部に形成される不純物分布に対応して局所
的に膜厚が異なるように形成される。

なお、このＸ線吸収体パターン７は、たとえばＦＩＢ　
（Ｆｏｕｃｕｓｅｄ　　ｌｏｎｅ　　Ｂｅａｍの略）に
よるリソグラフィ技術あるいは選択的ミーリング加工を
用いて形成される。

また、前記Ｘ線マスク８の製造方法の詳細については後
述する。

次に、第１図（ｄ）において、ＸＲ感応レジスト３中に
できたＸ線露光による潜像を現像する。

現像することにより、局所的に膜厚の形状が異なる所望
のＸ線感応レジストパターン４が形成される。Ｘ線感応
レジストパターン４とＸ線吸収体パターン７とは、両者
の膜厚パターンが相対関係にあることがわかる。すなわ
ち、照射されるＸ線の遮蔽の程度に応じた膜厚パターン
でＸ線感応レジストパターン４が形成される。

次に第１図（ｅ）において、イオン線が一様に照射され
るように走査されるウェハｌ上に、イオン線９を全面的
にイオン注入することにより、不純物をウエハ１中に分
布させることができる。このとき、Ｘ線感応レジストパ
ターン４を介してウエハ１内部にイオン線９がイオン注
入される。

なお、前記イオン線９は、たとえば加速電圧約２００ｋ
ｅＶかつ注入量約１．ＯｘｌＯ”　ｔｏｎｓ／ｃｍ２の
Ａｓ”イオンである。

したがって、第１図（ｆ）に示されるように、注入され
るイオンの量が少なく、注入の深さの浅いソース側イオ
ン層１０と注入されるイオンの量が多く、注入の深さの
深いドレイン側イオン層１１とがウエハ１の内部に形成
される。

次に、第１図（ｇ）において、Ｘ線感応レジストパター
ン４をウエハ１上面からエッチングなどにより除去する
。その後、ウエハ１内部の不純物を熱拡散し、活性化さ
せることによって局所的に不純物濃度分布が異なる所望
の不純物拡散層を形成する。前記熱拡散はたとえばラン
プアニールによる９５０℃、１分間の連続照射であり、
この熱ｔｆｔ＋により、ウエハ１内部にｎ“型のソース
１２とｎ゜型のドレイン１３とが最大深さ約０．１μｍ
で形成される。

次に、第１図（ｈ）において、ソース１２とドレイン１
３との間にゲート電極１４を形成する。

ゲート電極１４は、ゲート酸化膜１５の上に厚さ約０．
１μｍかつ幅約０．３μｍで形成される。

ゲート電極ｌ４およびゲート酸化膜１５は、威膜技術と
りソグラフィ技術および加工技術を用いて形成される。

ゲート酸化膜１５は約７０人の膜厚であり、ゲート電極
１４はイオン注入されたボリ８１などにより形成される
。

ここで、前掲第１図（Ｃ）に示されるＸ線マスク８の形
成方法について、第２図（ａ）ないし（ｅ）に示される
本発明の一実施例のＸ線マスク８の製造工程を示す概略
断面図を参照して説明する。

Ｘ線マスク８はＸ線透過基板６とＸ線吸収体パターン７
とを含み、Ｘ線透過基板６の材料として、たとえばＰｄ
Ｌａ　（λ＝８．３Ａ）のＸ線に対する透過性が比較的
高く、かつ光学アライメントに必要な可視光に対する透
過性も高いＳｉ３Ｎ４膜を用い、またＸ線吸収体パター
ン７の材料として、Ｘ線吸収係数が比較的高いＡｕ膜を
用いた場合を例示する。

まず、第２図（ａ）に示されるように、予め準備された
Ｓｔ基板８ｌの表面と裏面に、たとえばＣＶＤ法により
Ｓｉ３Ｎ４膜を膜厚約２μｍだけ一様に堆積して、Ｘ線
透過基板６を形成する。

次に、第２図（ｂ）に示されるようにＸ線透過基板６が
形成されたＳｉ基板８１をその裏面方向からパイレック
ス（（Ｐｙｒｅｘ）：商標名）リング８２を用いて補強
する。

次に、第２図（Ｃ）に示されるように前記パイレックス
リング８２により補強されない部分について、裏面のＸ
線透過基板６とＳｉ基板８１とを、表面のＸ線透過基板
６のみを残してエッチング除去する。

次に、第２ＥｉＯ　（ｄ）に示されるように前記エッチ
ング除去後に残された表面のＸ線透過基板６上にＡｕ膜
を約工μｍの厚さで一様に堆積しＸ線吸収体パターン７
を形成する。なお、Ａｕ膜は前記エッチング除去後に残
されたＳｉ３Ｎ４膜（表面のＸ線透過基板６）に対して
応力の少ない成膜条件のもとに形成される。

最後に、第２図（ｅ）に示されるるように、Ｘ線吸収体
パターン７をその膜厚が局所的に異なるように、たとえ
ばＧａ＋イオンを用いたＦＩＢＩ８によるリソグラフィ
技術あるいは選択的ミーリング加工を用いて形成するこ
とで、Ｘ線マスク８ができる。

なお、前記Ｘ線吸収体パターン７のＦＩＢ加工が、たと
えばＧａ＋イオンが３０ｋｅＶおよび２ｎＡの条件下で
行なわれる場合、照射面積１μｍ２に対して約１６００
Ａ／ｓｅｃのエッチングレートで加工できる。また、加
工膜厚はイオン照射時間に基づいて調整される。

第３図（ａ）ないし（ｈ）は、本発明の第２の実施例の
ｎチャネル型電界効果型半導体装置の製造工程を示す概
略断面図である。

第２の実施例では、ＦＩＢ描画露光によりイオン注入用
のマスク形成を行なっているので、以下に示すマスク形
成方法をＦ’ＩＢ型と称する。

第３図（ａ）において、その内部に厚さ約５μｍに形成
されるｐ型ウェル２を含む厚さ約６００μｍのｎ型ウエ
ハ１を準備する。

次に、第３図（ｂ）において、ウエハ１表面にＦＩＢ感
応レジスト１６を形戊する。ＦＩＢ感応レジスト１６は
たとえば膜厚約１μｍのＰＭＭＡポジ型レジストであり
、イオン線を吸収しその吸収量が膜厚に依存する材料で
あり、注入するイオン線がウエハ１内部にちょうど透過
しない程度の一様な膜厚で形成される。

次に、第３図（ｃ）において、ＦＩＢ１８を用いてＦＩ
Ｂ描画露光をＦＩＢ感応レジストｌ６に必要回数分行な
う。ＦＩＢ１８は、そのイオン種、注入の加速電圧、電
流密度、イオン線径、走査速度などの異なったものを用
いる。前記ＦＩＢ１８はたとえば加速電圧が１０ｋｅＶ
〜ｌＱＱｋｅＶに可変設定される注入量約１０３　ｉｏ
ｎｓ／ｃｍ２のＢｅ＊＊のイオンビームである。

次に、第３図（ｄ）において、ＦＩＢ感応レジストエ６
中にできたＦＩＢ描画露光による潜像を現像する。現像
することにより、局所的に膜厚の異なる所望のＦＩＢ感
応レジストパターン１７か形成される。すなわち、ＦＩ
Ｂ感応レジストパターン１７は、イオン注入（後述する
）によりウエハエ内部に形成される不純物分布に対応し
て局所的に膜厚が異なるように形成される。

次に、第３図（ｅ）ないし（ｈ）に示される工程を経て
、前述のＸ線型と同様にしてソース１２、ドレイン１３
およびゲート電極工４が形成される。

したがって、Ｘ線型ではＸ線感応レジストパターン４お
よびＦＩＢ型ではＦＩＢ感応レジストパターン１７が、
イオン注入時の遮蔽膜（マスク）として形成される。

なお、本ＦＩＢ型においては、ＦＩＢ感応レジストパタ
ーン■７は、数回のＦＥＢ描画露光により形成されるが
、所望のレジストパターンの膜厚に対応してＦＩＢのイ
オン種、加速電圧、電流密度、イオン線径および走査速
度などを連続的または断続的に変化させた１回のＦＩＢ
描画露光により形成してもよい。

また、レジストパターンとなる材料をウエハ１主面上に
形成する工程と、光、Ｘ線、電子線、イオン線などを用
いたりソグラフィ技術を用いてバターニングする工程と
を、２回以上繰返し行なって局所的に膜厚の異なる所望
のレジストパターンを形成してもよい。

以上のように、前述したＸ線型およびＦＩＢ型により形
成されるマスクを用いたイオン注入方法によれば、ソー
ス側イオン層１０とドレイン側イオン層ｌ１とが非対称
に形成される。

ところで、微細化したＭＯＳＦＥＴに要求される条件と
して、（１）ソース側およびドレイン側の低抵抗化、（
２）トランジスタの動作時には、ゲート側面に近いドレ
イン側の近傍の電界を低くする（電界集中を抑制する）
、（３）各ｐｎ接合領域近傍は、基板中の不純物濃度を
下げるなどがある。

上記要求条件（１）を満たすために、（１−１）ソース
側およびドレイン側の不純物量を増したり、（１−２）
ソース側およびドレイン側の不純物の拡散深さを増した
り（最適化する）、あるいは（１−３）ソース側および
ドレイン側のゲート側近傍の領域の不純物量は極力減ら
さないようにすることが挙げられる。次に要求条件（２
）を満たすためには、（２−１）　　ドレイン側の不純
物量をゲート側に近いほど減少させたり、（２−２）ゲ
ート下にはドレイン側の不純物を作らないようにしたり
、あるいは（２　−　３）ゲート側面に近いドレイン側
の領域で、高電界や電界集中の現象を起こさないように
、不純物分布の曲率半径を大きくすることが挙げられる
。最後に要求条件（３）を満たすためには、（３−１）
ソース側およびドレイン側のウエルとの境界における不
純物分布について行なったり、（３−２）ソース側およ
びドレイン側のチャネルカットとの境界における不純物
分布について行なったり、あるいは（３−３）ウエルと
チャネルカットとの境界における不純物分布について行
なうようにすることが挙げられる。

以上のように、要求条件（１）ないし（３）を満たすこ
とにより以下の効果が挙げられる。

まず要求条件（１）を満たすことにより、トランジスタ
の特性改善が図れる。また要求条件（２）を満たすこと
により、オン耐圧（ＢＶｄｓ）を上げることが可能とな
り、パンチスルーの抑制が図れ、さらにホットキャリア
効果の低減が図れる。

さらに要求条件（３）を満たすことにより各部ｐｎ接合
の接合耐圧を上げることが可能となるなどの効果がある
。

今、ウエハ内に、ソース側イオン層とドレイン側イオン
層とを対称に形成したと想定する。このとき、上述の要
求条件（１）を考慮すると要求条件（２）および（３）
の改善は困難となり、同時改善には限界がある。このこ
とは、シングルドレイントランジスタおよびＬＤＤ｝ラ
ンジスタに言え。しかし、本実施例では、第１図（ｆ）
および第３図（ｆ）で示されるようにソース側イオン層
１０とドレイン側イオン層１１とを非対称に形戊するこ
とにより上述の要求条件（１）ないし（３）を同時に改
善するときの限界を上げることを容易にしている。

また、本実施例では、ソース側およびドレイン側の不純
物分布は、図示されるように段差がつけられていること
より上述の要求条件（１）に関する（１　−　１）と（
１−２）および要求条件（２）に関する（２−１）と（
２　−　３）を同時に改善することが可能となり、ＬＤ
Ｄトランジスタについては、不純物分布は２段階の構成
となっているが、この構成が多段階になるほど改善の度
合は向上する。

ここでソース側イオン層とドレイン側イオン層とを対称
に形成した従来のＬＤＤ　（以下、通常ＬＤＤと称す）
構造と、本発明により形成されるソース側イオン層とド
レイン側イオン層とを非対称に形成したＬＤＤ　（以下
、変更ＬＤＤと称す）構造との相違について図面を参照
して説明する。

第４図（ａ）は、通常ＬＤＤ構造の概略断面図であり、
第４図（ｂ）は変更ＬＤＤ構造の概略断面図である。第
４図（ａ）および（ｂ）に示されるＬＤＤ構造は、一例
としてｎチャネル型ＭＯＳトランジスタを挙げている。

第４図（ａ）において通常ＬＤＤ構造は、ｐ型半導体基
板９０，前記ｐ型半導体基板９０の一生面上にゲート酸
化膜１５を介して形成されたゲート電極１４、前記ゲー
ト電極１４の側壁にそれぞれ接して形成された側壁絶縁
膜（サイドウォール）９１、前記ゲート電極ｔ４の両側
における前記ｐ型半導体基板９０の一生面に、一端が上
記ゲート電極１４の側部と重なり合うよう形成されたｎ
−型の１対のソース／ドレイン領域である第１拡散層９
２ａおよび９２ｂ１前記ゲート電極１４の両側における
前記ｐ型半導体基板９０の一生面に、一端が前記側壁絶
縁膜９１の側部と重なり合うものの、上記ゲート電極ｌ
４とは重なり合わないように形成されたｎ０型の１対の
ソース／ドレイン領域の第２拡散層９３ａおよび９３ｂ
を含む。なお、前記第２拡散層９３ａおよび９３ｂは、
前記第１拡散層９２ａおよび９２ｂより高濃度の不純物
拡散層である。　　　　　　　　　　　　　　　・第４
図（ｂ）において、変更ＬＤＤ構造は前掲第４図（ａ）
に示される通常ＬＤＤ構造と同様にして、ｐ型半導体基
板９０、ゲート酸化膜１５、ゲート電極１４、側壁絶縁
膜（サイドウォール）９１、第２拡散層９３ａおよび９
３ｂを含み、新たに前記ゲート電極１４の両側における
前記ｐ型半導体基板９０の一生面に、一端が前記ゲート
電極ｔ４の側部と幅ｔだけ重なり合うように形成された
ｎ型の１対のソース／ドレイン領域の第１拡散層９４ａ
および９４ｂを含む。なお、前記第２拡散層９３ａおよ
び９３ｂは、前記第１拡散層９４ａおよび９’４ｂより
高濃度の不純物拡散層であり、かつ第１拡散層９４ａは
第１拡散層９４ｂより高濃度に形成される不純物拡散層
である。

上述の通常ＬＤＤ構造は第４図（ａ）に示されるように
、第１拡散層９２ａの深さＷ，と第１拡散層９２ｂの深
さＷ２とは等しく、その幅ｔ１と幅ｔ２も等しく、さら
に、第２拡散層９３ａの深さｕ１と第２拡散層９３ｂの
深さｕ２は等しい。

一方、前記変更ＬＤＤ構造は第４図（ｂ）に示されるよ
うに、第１拡散層９４ａの深さＷ，と第１拡散層９４ｂ
の深さＷ２は（ｗ＋　＞Ｗ２）であり、その幅ｔ１と幅
ｔ２については（１，＜１２、ただしｔ＋＝２ｔ）であ
り、さらに第２拡散層９３ａの深さ旧と第２拡散層９３
ｂの深さｕ２は等しい。

さて、第４図（ａ）のように構成される通常ＬＤＤにお
いては、幅ｔ１を小さくするとソース側抵抗は下がるが
、ドレイン側の第１拡散層９２ｂ内で高電界となりホッ
トキャリアが発生しやすく、パンチスルー現象を起こす
ことになる。このため、ソース側抵抗の低減とドレイン
側の高電界集中の緩和を両立できないという問題が生じ
るが、変更ＬＤＤにおいてはこの問題を解消できる。ま
た、変更ＬＤＤにおいては第４図（ｂ）に示されるよう
に幅ｔ１をゲート電極１４と第１拡散層９４ａおよび９
４ｂとの重ね合わせ余裕（幅ｔ）に合わせている。した
がって、重ね合わせにずれが生じてもゲート電極１４端
の下には必ず第１拡散層９？ａまたは第Ｆ拡散層９４ｂ
が存在することになるのでオフセットトランジスタにな
らないという特徴がある。

また、本発明にかかるイオン注入方峡によれば、前記幅
ｔ１およびｔ２の長さを自由に変更して、同一基板上に
幅ｔ１および幅ｔ２の異なったトラシジスタを目的に応
じて形戊できるので、半導体装置の高速化と微細化の限
界を従来よりも向上させ■ることができる。さらに、第
１拡散層９４ａおよび９４ｂ（ソース／ドレイン）の不
純物プロファイルを２段階以上の多段階とすることで、
ソース側抵抗およびドレイン側抵抗のさらなる低下と、
ドレイン側の高電界集中の緩和とを両立することができ
る。

さて、第４図（ｂ）に示される変更ＬＤＤを前述したＸ
線型とＦＩＢ型とを用いて製造する方法について説明す
る。

まず、Ｘ線型による変更ＬＤＤの製造方法について説明
する。

第５図（ａ）ないし（ｆ）は、本発明の一実施例のＸ線
露光によりイオン注入用のマスクを形成して、変更ＬＤ
Ｄのｎチャネル型ＭＯＳトランジスタの製造工程を示す
概略断面図である。

なお、第５図（ａ）ないし（ｆ）に示される工程により
形成されるｎチャネル型ＭＯＳトランジスタは、前掲第
４図（ｂ）における各数値がｕ１”ｕ２　＝０．１５μ
ｍ，ｗ，＝Ｑ．１３μｍＳＷ２　＝０．１μｒｎＳｔ＋
　＝０．０５μｍおよびｔ２＝０．１μｍに形成され、
さらにゲート電極１４の幅は０．３μｍに形成される。

第５図（ａ）において、厚さ約６００μｍのｐ型半導体
基板９０の一生面上に膜厚約７０人のゲート酸化膜１５
が形成され、さらにその上に厚さ約ｌμｍのＸ線感応レ
ジスト（たとえばＰＭＭＡボジ型レジスト）３が形成さ
れたものを準備する。

次に、第５図（ｂ）において前掲第２図（ａ）ないし（
ｅ）で述べたような製造工程により製造されたＸ線マス
ク８を介して、Ｘ線５を走査しながらＸ線感応レジスト
３上に一様にＸ線照射する。

さて、前記Ｘ線マスク８はＸ線透過基板６（たとえば、
膜厚約２μｍのＳｉ３Ｎ４膜）およびＸ線吸収体パター
ン７（たとえば、Ａｕ膜）を含み、前掲第２図（ａ）な
いし（ｅ）で述べたような製造工程により、第５図（ｂ
）に示されるように所望の部分で所望の膜厚を有する。

また、照射するＸ線５は、波長λ＝約８．３人、エネル
ギ密度約３０．ＯＪ／ｃｍ２の特性を有し、Ｘ線透過基
板６により約４０％のＸ線５が吸収され、Ｘ線吸収体パ
ターン７では、膜厚に応じてＸ線５の吸収が起こる。こ
の場合、Ｘ線５の吸収量は、 吸収率＝ｔｏｏｘ　（１−ｅ−μ′）（％）（ただし、
μ：ある波長λを有するＸ線における、或る材料の線吸
収係数、ｌ；材料の膜厚）により計算される。

本製造工程においては、λ＝約８．３大のＸ線５にてＳ
ｉ３Ｎ４の線吸収係数μ＝０．　　２６　［μｍ−　’
　］　、同様にしてＡｕの線吸収係数μ＝４．８［μｍ
−１］である。

一方、Ｘ線感応レジスト３として用いられるＰＭＭＡポ
ジ型レジストの露光膜厚は、照射されるＸ線５のエネル
ギ密度に依存し、たとえばエネルギ密度が１０．０Ｊ／
ｃｍ２以上であれば露光膜厚は１μｍ以上であり、エネ
ルギ密度が０．０〜３．ＯＪ／ｃｍ２では露光膜厚は０
μｍである。

したがって、Ｘ線５照射時のエネルギ密度３．ＯＪ／Ｃ
ｍ２以上になるとＸ線感応レジスト３の露光膜厚は徐々
に増していく。

ここでは、前記Ｘ線感応レジスト３として用いられるＰ
ＭＭＡボジ型レジストに対して波長λ＝約８．３人のＸ
線５が第５図（ｂ）に示されるように、Ｘ線吸収体パタ
ーン７の膜厚について約０．１　９　７　ｐｍの部分に
７．ＯＪ／Ｃｍ２、同様に約０．２６７４ｍに５．０Ｊ
／ｃｍ２、また約１．０μｍの部分に０．ＯＪ／ｃｍ２
および約０．　　２８μｍの部分に４．７Ｊ／ｃｍ２の
エネルギ密度で照射される。

次に、第５図（ｃ）において、前掲第５図（ｂ）に示さ
れるＸ線５照射により形成されたＸ線感応レジスト３の
潜像を現像する。このとき、現像して得られるＸ線感応
レジストパターン４の膜厚は前記Ｘ線マスク８の膜厚に
相対して形成される。

各領域の膜厚は図中に記す。

次に、第５図（ｄ）において、前記Ｘ線感応レジストパ
ターン４を介してｐ型半導体基板９０の主面上にイオン
線９を走査しながら一様にイオン注入する。前記イオン
線９は、たとえば加速電圧約２５０．０ｋｅＶかつ注入
量約１．ＯＸＩＯ６　ｉｏｎｓ／ｃｍ２のＡｓ”イオン
である。この結果、ｐ型半導体基板９０中には、前掲第
５図（ｄ）に示されるようなｎ６型の不純物層およびｎ
型ならびにｎ一型の不純物層が形成される。

次に、第５図（ｅ）において、前記Ｘ線感応レジストパ
ターン４をｐ型半導体基板９０上よりエッチング除去し
、第５図（ｆ）に示されるような位置関係を有して、厚
さ約１００ＯＡ，幅約０．３μｍのゲート電極Ｌ４を形
成する。

前記ゲート電極１４形成後、熱処理（アニーリング）に
よりｐ型半導体基板９０中に注入された不純物イオンを
活性化させて、ゲート電極１４の両側にソース１２およ
びドレイン１３を形成して前記変更ＬＤＤの特性を有す
るｎチャネル型ＭＯＳトランジスタを形成する。

次に、前述したＦＩＢ型による変更ＬＤＤの製造方法に
ついて説明する。

以下に述べる方法は、前述のＸ線型による変更ＬＤＤの
製造方法の第５図（ｂ）に示されるＸ線マスク８を介し
てＸ線５を照射する工程を、ＦＩＢ１８を照射する工程
に代替している。

したがって、ここでは前掲第５図（ｂ）に示される各領
域へのＦＩＢ↓８照射条件のみを説明するに留める。

なお、ＦＩＢ１８照射条件については、前掲第５図（ｂ
）に示されるＸ線吸収体パターン７の膜厚と対応づけて
説明するものとする。

第５図（ｂ）において、Ｘ線５に代替されるＦＩＢ１８
は、たとえば、注入量約１　０３ｉ　ｏ　ｎ　ｓ／ｃｍ
２のＢｅ＋ゝイオンのイオンビームであり、加速エネル
ギを可変にして、ＰＭＭＡボジ型レジストの膜厚をマス
ク８を介して可変に形成している。

この場合、ＦＩＢ１８は加速電圧をＸ線吸収体パターン
７膜厚が約０．１９７μｍの領域では約６　４．　　０
　ｋ　ｅ　Ｖ，同様にして膜厚約０．２６７ｔｔｍの領
域では約５５．０ｋｅＶ，また膜厚約０．２８μｍの領
域では約４９．０ｋｅＶに可変調整されて照射される。

なお、Ｘ線吸収体パターン７膜厚が約１．０μｍの領域
では、ＦＩＢ１８は照射されない。

以上のようにして、ＦＩＢ１８照射後、現像プロセスを
経て前掲第５図（Ｃ）に示されるような所望の領域で所
望の膜厚に制御された、イオン注入用のマスクであるＰ
ＭＭＡボジ型レジストパターンを得ることができる。

次に、ＦＩＢを用いたエッチングによりイオン注入用マ
スクを形成する方法について説明する。

第６図（ａ）ないし（ｅ）は、本発明の一実施例のＦＩ
Ｂ加工によりイオン注入用のマスクを形成して、変更Ｌ
ＤＤのｎチャネル型ＭＯＳｈランジスタの製造工程を示
す概略断面図である。

なお、以下に説明する製造工程において形成される変更
ＬＤＤのｎチャネル型ＭＯＳ｝ランジスタは、前掲第５
図（ｆ）に示されるトランジスタと同一構造を有する。

まず、第６図（ａ）において厚さ約６００μｍのｐ型半
導体基板９０の主面上に、厚さ約１０ＯＡのパッド酸化
膜１００が形成され、さらにその上にＳｉ０２のイオン
線吸収体１０１が厚さ約０．３μｍで一様に堆積される
。

次に、第６図（ｂ）においてＦＩＢ１８を用いたエッチ
ング除去によりイオン注入用マスクを形成する。

詳細に説明するならば、たとえば加速電圧約３Ｑ，Ｑｋ
ｅＶおよび加速電流約２．０ｎＡであり、エッチングレ
ートが約１．０μｍ２あたり約５０００．０Ａ／ｓｅｃ
のＧａ”イオンであるイオンビームＦＩＢ１８をｐ型半
導体基板９０の主面上に照射し、イオン線吸収体１０１
をエッチング加工し、所望の形状を有するイオン注入用
マスクに形成する。そのために、照射領域ごとに照射時
間が以下のように可変設定される。たとえば第６図（ｂ
）に示されるイオン線吸収体１０１の膜厚に対応づけて
説明すれば、膜厚約０．０７μｍの領域ではＦＩＢ１８
照射時間は約２．１７ｓｅｃに、同様にして膜厚約０．
０９μｍの領域では約２．３８ｓｅｃにまた同様にして
膜厚約０．１μｍの領域では約２．５ｓｅｃに、それぞ
れ設定される。

なお、膜厚約０．　　３μｍの領域ではＦＩＢ１８は照
射されない。

以上のようにして照射時間が可変に設定されるＦ　Ｉ　
Ｂ１８によるエッチング加工により、イオン線吸収体１
０１を、第６図（ｂ）に示されるような局所的に所望の
膜厚に形成されたイオン注入用のマスクとして得ること
ができる。

次に、第６図（ｃ）においてたとえば加速電圧約２５０
ｋｅＶであり注入量約１．ＯＸＩＯＩ　６ｔｏｎｓ／ｃ
ｍ２のＡｓ＋イオンのイオン線９を前記マスクを介して
ｐ型半導体基板９０中にイオン注入すると、基板９０内
の所望の領域に所望の深さの不純物プロファイルが得ら
れる。

次に、第６図（ｄ）においてエッチングによりイオン線
吸収体１０１およびパッド酸化膜１００がｐ型半導体基
板９０上から除去される。

その後、第６図（ｅ）において、ｐ型半導体基板９０の
主面上に膜厚約７０，０人のゲート酸化膜１５を形成し
、その上にボリＳｉを堆積してゲート電極１４を形成す
る。その後、基板９０内に形成された不純物層を熱処理
により活性化させる。

以上のようにして、前掲第５図（ｆ）と同じ変更ＬＤＤ
構造のｎチャネル型ＭＯＳトランジスタを得ることがで
きる。

第７図は前述したＸ線型およびＦＩＢ型のマスク形成を
集積回路の製造に適用した場合の集積回路の概略断面図
である。第７図において、同一のｎ型ウヱハ１上にｎチ
ャネル型ＭＯＳＦＥＴ２０とｐチャネル型ＭＯＳＦＥＴ
２１とが形成される。

まず、ｎチャネル型ＭＯＳＦＥＴ２０およびｐチャネル
型ＭＯＳＦＥＴ２１は、それぞれ、前述したＸ線型およ
びＦＩＢ型のマスク形成により形成されるｎ＋型ソース
／ドレインおよびｐ“型ソース／ドレインを有する。ま
た、ｎチャネル型ＭＯＳＦＥＴ２０およびｐチャネル型
ＭＯＳＦＥＴ２工のチャネルカット部も前述したＸ線型
およびＦＩＢ型のマスク形成により形成される。

ｎチャネル型ＭＯＳＦＥＴ２０およびｐチャネル型ＭＯ
ＳＦＥＴ２１のその他の構成要素は、周知の製造法によ
り形成されるが、その製造過程について第７図を参照し
説明する。

まず、第７図に示される集積回路の構造について説明す
る。

図において集積回路は、ｎチャネル型ＭＯＳＦＥＴ２０
およびｐチャネル型ＭＯＳＦＥＴ２１が形成されている
。該集積回路は、両ＭＯＳＦＥＴが共有するｎ型ウェハ
１、ウエハ１上に形成されるｐ型ウエル２およびｐ型ウ
ェル２２、本発明によるイオン注入方法によりｎチャネ
ル型ＭＯＳＦＥＴ２０側に形成される不純物プロファイ
ル（ｎゝ型ソース／ドレイン）２３およびＭＯＳＦＥＴ
２ｔ側に形成される不純物プロファイル（ｐ＋型ソース
／ドレイン）２４、不純物プロファイル２３および２４
を絶縁するフィールド絶縁膜２５、隣接するＭＯＳＦＥ
Ｔを分離するチャネルカット２６および２７、ゲート電
極１４、ＡＩ膜２８、ＡＩ膜２８により形成されるソー
ス電極２９およびドレイン電極３０、ならびに各電極を
絶縁する層間膜３１を含む。

次に、第７図に示される集積回路の製造方法について説
明する。

まず、ｎ型ウエハエを準備する。準備されたｎ型ウエハ
１にｎ型ウエル２２形成用のレジストパターンを形成し
、その後、ｎ型ウエル２２となる不純物をイオン注入す
る。ｎ型ウエル２２形成用のレジストパターンを除去し
、ｐ型ウエル２形成用のレジストパターンを形成し、そ
の後、ｐ型ウエル２となる不純物をイオン注入し、ｐ型
ウエル２形成用のレジストパターンを除去する。除去後
、熱処理によりイオン注入したウエハ内の不純物の拡散
と活性化を行ない、ｎ型ウエノ）１内にｐ型ウエル２お
よびｎ型ウエル２２を形成する。その後、ｎ型ウェハ１
上に、ＣＶＤ法により窒化膜を形成し、その上に、フィ
ールド絶縁膜２５彩成用のレジストパターンを形成し、
前記窒化膜をエッチングする。その後、フィールド絶縁
膜２５形成用のレジストパターンを除去し、熱酸化によ
りフィールド絶縁膜２５を形成する。形成後、窒化膜を
除去する。次に、ゲート酸化膜を熱酸化により形成後、
ゲート電極１４用のボリＳｉなどの層を形成しゲート電
極１４形成用の不純物を前記ポリＳｉ層にドーピングし
、その後、ゲート電極１４形成用のレンストパターンを
形成する。次に、ゲート電極１４形成のためのエッチン
グを行ない、レジストパターンを除去する。

ここで、本発明によるイオン注入方法により、ゲート電
極１４にマスク合わせを行ない、不純物プロファイル（
ｎ０型ソース／ドレイン）２３形成用のマスクとなるレ
ジストパターンを形成し、続いてイオン注入し、その後
レジストパターンを除去する。次に、不純物プロファイ
ル（ｐ”型ソース／ドレイン）２４についても同様に行
なう。

その後の熱処理により不純物プロファイル内のイオンを
活性化することで不純物プロファイル（ｎゝ型ソース／
ドレイン）２３および不純物プロファイル（ｐ＋型ソー
ス／ドレイン）２４を形成する。

次に、眉間膜３１をＣＶＤ法により、ｎ型ウエハ１上に
形成する。形成後、さらに、その上にコンタクト形成の
ために、ソース電極２９およびドレイン電極３０形戊用
のレジストパターンを形成する。レジストパターン形成
後、層間膜３ｌをエッチングし、レジストパターンを除
去する。その後、ＡＩをスパッタリングし、ＡＩ膜２８
を形成する。ＡＩ膜２８上に、ソース電極２９およびド
レイン電極３０形成用のレジストパターンを形成後、Ａ
ｌ膜２８をエッチングし、レジストパターンを除去する
。

以上の手順を経て、第７図に示される集積回路が製造さ
れる。

なお、チャネルカット２６および２７も、本発明による
イオン注入方法により形成することが可能であり、この
形成の工程は、フィールド絶縁膜２５形成用のレジスト
パターンを除去後に行なわれることになる。

第８図（ａ）ないし（Ｃ）は、本発明のイオン注入方法
におけるイオン線吸収材料のイオン線吸収の膜厚依存性
を示す図である。

本発明のＸ線型およびＦＩＢ型により形成されるイオン
注入用のマスクの膜厚は、第８図（ａ）ないし（Ｃ）に
示される特性に基づいて形成される。

［発明の効果］ 本発明にかかるイオン注入方法においては、イオン注入
時のイオン線遮蔽膜として或るエネルギを持ったイオン
線の吸収量が膜厚に依存する材料を用いる。その材料を
Ｘ線マスクによるＸ線露光法、ＥＢ●ＦＩＢによる露光
法、ＦＩＢ加工法、通常の成膜とリソグラフィとエッチ
ングの技術などを用いて半導体基板上の所望の領域に対
して所望の膜厚に加工することを特徴としている。その
所望の膜厚は、イオン線の吸収量が所望の値となる厚さ
であることを特徴としている。

この方法を用いることで、１回のマスク合わせと１回の
イオン注入によりウエハ主面上の所望の領域に対して所
望の不純物量を注入できる。したがって、不純物分布形
状の制限を受けず、不純物分布に段差を複数〜無限に付
けることができる。

また、トランジスタのソース／ドレイン形成時には理想
的な非対称不純物分布を形成できる。

さらに、ソース側およびドレイン側の低抵抗化、ゲート
側面に近いドレインの近傍の電界を低くする、各ｐｎ接
合領域近傍は、基板中の不純物濃度を下げることなどを
同時に考慮した不純物分布をゲートの大きさに無関係に
最適化できる。したがって、トランジスタの特性改善、
パンチスルー現象の抑制、ホットエレクトロン効果の低
減、オン耐圧を上げる、各ｐｎ接合部の接合耐圧を上げ
るなどの効果が得られる。さらに、これらの効果は、装
置の微細化が進むほど有効に作用する。

【図面の簡単な説明】

第１図（ａ）ないし（ｈ）は、本発明の第１の実施例の
ｎチャネル型電界効果型半導体装置の製造工程を示す概
略断面図である。第２図（ａ）ないし（ｅ）は、本発明
の一実施例のＸ線マスクの製造工程を示す概略断面図で
ある。第３図（ａ）ないし（ｈ）は本発明の第２の実施
例のｎチャネル型電界効果型半導体装置の製造工程を示
す概略断面図である。第４図（ａ）は、従来の対称なＬ
ＤＤ構造を有するｎチャネル型ＭＯＳトランジスタの概
略断面図である。第４図（ｂ）は、本発明の一実施例の
非対称なＬＤＤ構造を有するｎチャネル型Ｍ　Ｏ　Ｓ　
｝ランジスタの概略断面図である。 第５図（ａ）ないし（ｆ）は、本発明の一実施例のＸ線
露光またはＦＩＢ露光によりイオン注入用マスクを形成
して、非対称なＬＤＤ構造を有するｎチャネル型ＭＯＳ
トランジスタの製造工程を示す概略断面図である。第６
図（ａ）ないし（ｅ）は、本発明の一実施例のＦＩＢ加
工によりイオン注入用マスクを形成して、非対称なＬＤ
Ｄ構造を有するｎチャネル型ＭＯＳｈランジスタの製造
工程を示す概略断面図である。第７図は、第１および第
２の実施例中で説明したイオン庄入用のマスク形成を集
積回路の製造に適用した場合の集積回路の概略断面図で
ある。第８図（ａ）ないし（Ｃ）は、本発明のイオン注
入方法におけるイオン線吸収材料のイオン線吸収の膜厚
依存性を示す図である。第９図（ａ）ないし（ｇ）は、
特公昭５４−２２２７５号公報に示される従来のイオン
注入用マスクの製造工程とイオン注入方法の一例を示す
概略断面図である。第１０図（ａ）ないし（ｈ）は、特
開昭６２−５８６８２号公報に示される従来のイオン注
入用マスクの製造工程とイオン注入方法の他の例を示す
概略断面図である。 図において、１はｎ型ウエハ、２はｐ型ウエル、３はＸ
線感応レジスト、４はＸ線感応レジストパターン、５は
Ｘ線、６はＸ線透過膜基板、７はＸ線吸収体パターン、
８はＸ線マスク、９はイオン線、１０はソース側イオン
層、１Ｌはドレイン側イオン層、１２はソース、上３は
ドレイン、１４はゲート電極、１５はゲート酸化膜、１
６はＦＩＢ感応レジスト、１７はＦＩＢ感応レジストパ
ターンおよび１８はＦＩＢである。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (4)

【特許請求の範囲】
1. （１）主面を有する半導体基板内に異なる深さを有する
   不純物拡散層を形成するように不純物イオンを注入する
   ための方法であって、 前記不純物拡散層に相関して局所的に異なる膜厚を有す
   るイオン線吸収体パターンを、膜厚に依存してイオン線
   吸収量が変化する１層の材料で、前記半導体基板の主面
   上に形成するステップと、前記イオン線吸収体パターン
   を介して前記半導体基板の主面上に前記イオン線を照射
   するステップと、 前記イオン線吸収体パターンを除去するステップとを備
   えた、イオン注入方法。
2. （２）主面を有する第１導電型の半導体基板と、 前記半導体基板の主面に形成される第１の深さおよび第
   １の不純物濃度を有する第２導電型の第１の不純物拡散
   層と、 前記半導体基板の主面に、前記第１の不純物拡散層と接
   して形成される、第２の深さおよび第２の不純物濃度を
   有する第２導電型の第２の不純物拡散層と、 前記半導体基板の主面に、前記第２の不純物拡散層と所
   定の間隔を隔てて形成される、第３の深さおよび第３の
   不純物濃度を有する第２導電型の第３の不純物拡散層と
   、 前記半導体基板の主面に、前記第３の不純物拡散層と接
   して形成される、第１の深さおよび第１の不純物濃度を
   有する第２導電型の第４の不純物拡散層と、 前記半導体基板の前記主面上で、前記第２の不純物拡散
   層と前記第３の不純物拡散層との間の前記所定間隔にわ
   たり、かつ前記第２および第３の不純物拡散層上の一部
   の所定幅にまで延びるように形成されるゲート電極とを
   備え、 前記第１の深さは前記第２のそれよりも深く、かつ、前
   記第２の深さは前記第３のそれよりも深く、さらに、前
   記第１の不純物濃度は前記第２のそれよりも高く、かつ
   、前記第２の不純物濃度は前記第３のそれよりも高い、
   半導体装置。
3. （３）前記半導体基板の主面に形成され、前記第２の不
   純物拡散層と前記第１の不純物拡散層との間の水平方向
   に延びる領域にて、深さと不純物濃度が前記第１と第２
   のそれの範囲内にある不純物拡散層であり、前記第２不
   純物拡散層側から前記第１不純物拡散層と前記第２不純
   物拡散層の接触面方向に向かって、深さと不純物濃度が
   多段階、または連続して増すように形成された、請求項
   （２）記載の半導体装置。
4. （４）前記半導体基板の主面に形成され、前記第３の不
   純物拡散層と前記第４の不純物拡散層との間の水平方向
   に延びる領域にて、深さと不純物濃度が前記第３と第１
   のそれの範囲内にある不純物拡散層であり、前記第３不
   純物拡散層側から前記第４不純物拡散層と前記第３不純
   物拡散層の接触面方向に向かって、深さと不純物濃度が
   多段階、または連続して増すように形成された、請求項
   （２）または（３）記載の半導体装置。