JPH09181012A - 集積回路及びその製造方法 - Google Patents

集積回路及びその製造方法

Info

Publication number
JPH09181012A
JPH09181012A JP8319055A JP31905596A JPH09181012A JP H09181012 A JPH09181012 A JP H09181012A JP 8319055 A JP8319055 A JP 8319055A JP 31905596 A JP31905596 A JP 31905596A JP H09181012 A JPH09181012 A JP H09181012A
Authority
JP
Japan
Prior art keywords
indium
substrate
drain
source
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8319055A
Other languages
English (en)
Inventor
C Kijiruyarii Ijick
シー．キジルヤリー イジック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH09181012A publication Critical patent/JPH09181012A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路及びその製造方法を提供す
る。 【解決手段】 本発明は、基板１１上にゲート１３，１
５を形成するステップと、基板１１をインジウムドーパ
ント種２１にさらし、このインジウムが基板を貫通し、
少なくともソース１９とドレイン１７の部分を形成する
ステップとを含む。インジウムは、低ドープドレイント
ランジスタの浅い部分として使用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路及びその
製造方法に関する。
【０００２】
【従来の技術】集積回路上の多くのＭＯＳトランジスタ
には、低（濃度）ドープドレイン（ＬＤＤ）と称される
領域が使用される。この領域のジャンクション深さは、
トランジスタのショットチャネル効果を決めるのに重要
である。低ドープドレイントランジスタ構造は、一般的
に、２つに分かれたイオン注入工程により形成されたソ
ースとドレインの２つの領域を有する。１つのイオン注
入工程は、浅い注入を行い、第２のイオン注入工程は、
比較的に深い注入を行う。浅い注入により、ソースまた
はドレインの低ドープ部分を形成する。このソース、ま
たは、ドレインの低ドープ部分は、ソースドレインの高
（濃度）ドープ部分よりもゲートに近い。
【０００３】ソース／ドレイン領域が形成された後、様
々な熱処理プロセスが行われる。この熱処理工程は、ソ
ース／ドレイン領域の拡散、及び望ましくないソースま
たはドレインの低ドープ部分の遷移を引き起こす。集積
回路の製造においては、より良い低ドープドレイン構造
の形成方法、および、より良い低ドープドレイン構造に
ついて開発が行われてきた。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、低ドープドレイン集積回路を提供することである。
【０００５】
【課題を解決するための手段】本発明は、基板上にゲー
トを形成するステップと、基板をインジウムドーパント
種にさらし、このインジウムが基板を貫通し、少なくと
もソースとドレインの部分を形成するステップとを含
む。
【０００６】
【発明の実施の形態】図１において、基板１１は、一般
的には、シリコン、エピタキシャルシリコン、または、
ドープシリコンである。また、番号１１は、例えば、シ
リコン基板のｎウェル部を表すこともある（図示したｎ
ウェルは、リン、または、ヒ素によりドープされる）。
パターン化酸化物１３とポリシリコン１５は、ゲートを
形成する。イオン注入種２１は、この実施例において
は、インジウムである。一般的に、インジウムは、２０
〜１００ＫｅＶのエネルギー、および、１０14〜１０16
cm-2ドーズ量で注入されて、浅い注入、または、ドープ
領域１７と１９を形成する。図２においては、スペーサ
２３と２５は、一般的に、酸化物の堆積、および、酸化
物の等方性エッチングにより形成される。
【０００７】図３において、第２イオン注入は、一般的
に、ＢＦ2、または、ボロン２７でもって行われ、高ド
ープの深い領域２９と３１を形成する。同図において
は、領域１７と２９の両方は、浅いインジウムドープ拡
張部３５とともに、ドレイン領域を形成する。同様に、
領域１９と３１の両方は、低ドープインジウム拡張部３
３とともにソース領域を形成する。
【０００８】インジウムは、ボロンのような他のアクセ
プタドーパントよりも小さい拡散係数を持っているた
め、後続の熱処理プロセスにおいては、従来のボロン、
または、ＢＦ2のような浅い拡張に使用される注入ドー
パントの場合の強い拡散は発生しない。このように得ら
れたトランジスタは、優れたショットチャネル挙動（す
なわち、減少されたショットチャネル効果）を示す。
【０００９】この時点で、炉内の熱処理、または、急速
熱アニールが行われてもよい。これにより、例えば、Ｔ
ＥＯＳにより形成されるシリコン酸化物のような誘電体
は堆積、パターン化されて、ソース、および、ドレイン
のウィンドウを開くことができる。このウィンドウは、
導電性材料、例えば、アルミニウムにより充填される。
他の半導体工程も施される。
【００１０】他の実施例も構成される。例えば、インジ
ウム独自をソースとドレインに使用することができる。
言い換えれば、図３のドーパント２７は、インジウムで
もよい。さらに、図１〜３に示した他の工程も反対にさ
れてもよい。言い換えれば、スペーサは先に形成され、
その後、深いイオン注入が行われてもよい。このため、
スペーサは除去されて、浅いインジウム注入は行われ
る。
【００１１】別法として、インジウムだけを用いて単一
注入のソース、および、ドレイン（浅い拡張無しに）を
形成することもできる。言い換えれば、図１に示した工
程では、例えば、２０〜１００ＫｅＶ、好ましくは、６
０ＫｅＶのエネルギーと１０12〜１０16cm-2、好ましく
は、１０14cm-2ドーズ量のインジウムイオン注入を行っ
て、ソースとドレインを形成する。そして、熱処理の
後、誘電体は、堆積、パターン化されて、ソースとドレ
インを露出する。そして、金属は堆積、パターン化され
る。この後、標準の半導体処理プロセスは継続される。
【００１２】
【発明の効果】以上述べたように、本発明により形成さ
れたトランジスタは、優れたショットチャネル挙動を示
した。
【図面の簡単な説明】
【図１】本発明の製造方法の第１ステップで製造された
素子の断面図。
【図２】本発明の製造方法の第２ステップで製造された
素子の断面図。
【図３】本発明の製造方法の第３ステップで製造された
素子の断面図。
【符号の説明】
１１ 基板 １３ 酸化物 １５ ポリシリコン １７、１９ 浅イオン注入低ドープ領域 ２１ イオン注入種 ２３、２５ スペーサ ２７ 第２イオン注入種 ２９、３１ 深イオン注入高ドープ領域 ３３、３５ 低ドープ拡張
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ.

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 （Ａ） 基板（１１）上にゲート（１
    ３，１５）を形成するステップと、 （Ｂ） 前記基板（１１）にインジウムドーパント種
    （２１）を注入し、ソースとドレイン領域（１７，１
    ９）を形成するステップとを含み、前記インジウムは前
    記基板（１１）を貫通する、ことを特徴とする集積回路
    の製造方法。
  2. 【請求項２】 （Ａ） 基板上（１１）にゲート（１
    ３，１５）を形成するステップと、 （Ｂ） 前記基板（１１）にインジウムイオン（２１）
    を注入するステップと、 （Ｃ） 前記ゲート（１３，１５）に隣接してスペーサ
    （２３，２５）を形成するステップと、 （Ｄ） 前記基板にドーパント種（２７）を前記インジ
    ウムイオン（２１）より深く注入して、ソースとドレイ
    ン領域（１７，１９，２９，３１）を形成するステップ
    と、を含むことを特徴とする集積回路の製造方法。
  3. 【請求項３】 前記インジウム（２１）は、１０14〜１
    ０16cm-2のドーズ量と２０〜１００ＫｅＶのエネルギー
    で注入されることを特徴とする請求項２の製造方法。
  4. 【請求項４】 前記ドーパント種（２７）は、インジウ
    ムと、ボロンと、ガリウムからなるグループから選択さ
    れることを特徴とする請求項２の製造方法。
  5. 【請求項５】 前記ドーパント種（２７）の注入は、Ｂ
    Ｆ2を用いて行われることを特徴とする請求項２の製造
    方法。
  6. 【請求項６】 基板（１１）と、 ゲート（１３，１５）と、 深い部分と浅い部分を含むソースとドレイン（２９，３
    １，１７，１９）と、からなり、前記浅い部分（１７，
    １９）は、インジウムドープシリコンを含むことを特徴
    とする半導体装置。
JP8319055A 1995-12-11 1996-11-29 集積回路及びその製造方法 Pending JPH09181012A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US570429 1995-12-11
US08/570,429 US5821147A (en) 1995-12-11 1995-12-11 Integrated circuit fabrication

Publications (1)

Publication Number Publication Date
JPH09181012A true JPH09181012A (ja) 1997-07-11

Family

ID=24279620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8319055A Pending JPH09181012A (ja) 1995-12-11 1996-11-29 集積回路及びその製造方法

Country Status (4)

Country Link
US (1) US5821147A (ja)
JP (1) JPH09181012A (ja)
KR (1) KR970054321A (ja)
TW (1) TW345691B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035685A1 (en) * 1998-01-05 1999-07-15 Advanced Micro Devices, Inc. Integrated cmos transistor formation

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117719A (en) * 1997-12-18 2000-09-12 Advanced Micro Devices, Inc. Oxide spacers as solid sources for gallium dopant introduction
US6063682A (en) * 1998-03-27 2000-05-16 Advanced Micro Devices, Inc. Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
KR100332107B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
US6686629B1 (en) * 1999-08-18 2004-02-03 International Business Machines Corporation SOI MOSFETS exhibiting reduced floating-body effects
US6720632B2 (en) * 2000-06-20 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device having diffusion layer formed using dopant of large mass number
US6569015B1 (en) * 2000-07-27 2003-05-27 Igy Gaming device having separately changeable value and modifier bonus scheme
US7217977B2 (en) 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
JP4665141B2 (ja) * 2001-06-29 2011-04-06 富士通セミコンダクター株式会社 半導体装置とその製造方法
US6806197B2 (en) * 2001-08-07 2004-10-19 Micron Technology, Inc. Method of forming integrated circuitry, and method of forming a contact opening
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
WO2004055868A2 (en) 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
JP2005033098A (ja) * 2003-03-05 2005-02-03 Nec Electronics Corp 半導体装置及びその製造方法
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP4237161B2 (ja) * 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
KR100779395B1 (ko) * 2006-08-31 2007-11-23 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
JP2008198763A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8448498B1 (en) 2010-08-27 2013-05-28 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hermetic seal leak detection apparatus
US9097609B1 (en) * 2013-04-30 2015-08-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hermetic seal leak detection apparatus with variable size test chamber

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
JPS5952849A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
US5256583A (en) * 1986-03-21 1993-10-26 Advanced Power Technology, Inc. Mask surrogate semiconductor process with polysilicon gate protection
US4738934A (en) * 1986-05-16 1988-04-19 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making indium phosphide devices
US5114874A (en) * 1987-07-15 1992-05-19 Rockwell International Corporation Method of making a sub-micron NMOS, PMOS and CMOS devices with methods for forming sub-micron contacts
JPH02291150A (ja) * 1989-04-28 1990-11-30 Hitachi Ltd 半導体装置
US5134447A (en) * 1989-09-22 1992-07-28 At&T Bell Laboratories Neutral impurities to increase lifetime of operation of semiconductor devices
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
JPH04245442A (ja) * 1991-01-30 1992-09-02 Sanyo Electric Co Ltd Ｌｄｄトランジスタの製造方法
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
US5244823A (en) * 1991-05-21 1993-09-14 Sharp Kabushiki Kaisha Process for fabricating a semiconductor device
US5330925A (en) * 1992-06-18 1994-07-19 At&T Bell Laboratories Method for making a MOS device
US5344790A (en) * 1993-08-31 1994-09-06 Sgs-Thomson Microelectronics, Inc. Making integrated circuit transistor having drain junction offset
US6331458B1 (en) * 1994-10-11 2001-12-18 Advanced Micro Devices, Inc. Active region implant methodology using indium to enhance short channel performance of a surface channel PMOS device
US5536962A (en) * 1994-11-07 1996-07-16 Motorola, Inc. Semiconductor device having a buried channel transistor
US5593907A (en) * 1995-03-08 1997-01-14 Advanced Micro Devices Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035685A1 (en) * 1998-01-05 1999-07-15 Advanced Micro Devices, Inc. Integrated cmos transistor formation

Also Published As

Publication number Publication date
KR970054321A (ko) 1997-07-31
US5821147A (en) 1998-10-13
TW345691B (en) 1998-11-21

Similar Documents

Publication Publication Date Title
JPH09181012A (ja) 集積回路及びその製造方法
KR100234700B1 (ko) 반도체 소자의 제조방법
US6911706B2 (en) Forming strained source drain junction field effect transistors
EP0923119B1 (en) Method of manufacturing a MOSFET
US6180476B1 (en) Dual amorphization implant process for ultra-shallow drain and source extensions
US5744371A (en) Asymmetrical p-channel transistor having a boron migration barrier and LDD implant only in the drain region
JPH05218081A (ja) 浅い半導体接合の形成方法
JPH09135025A (ja) 半導体装置の製造方法
US6555437B1 (en) Multiple halo implant in a MOSFET with raised source/drain structure
US6399452B1 (en) Method of fabricating transistors with low thermal budget
US6797555B1 (en) Direct implantation of fluorine into the channel region of a PMOS device
JPH1050988A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
US20040041170A1 (en) Low dose super deep source/drain implant
JP2004508717A (ja) 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス
CN1138748A (zh) 形成具有浅结和低薄层电阻半导体器件的方法
US6429062B1 (en) Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant
JPH0878674A (ja) 半導体装置およびその製造方法ならびにバイポーラトランジスタ
JPH05267327A (ja) Ｍｉｓｆｅｔ及びその製造方法
JP3529634B2 (ja) デバイスの製造方法
US6372588B2 (en) Method of making an IGFET using solid phase diffusion to dope the gate, source and drain
US6180470B1 (en) FETs having lightly doped drain regions that are shaped with counter and noncounter dorant elements
JPH09172176A (ja) Ｍｏｓデバイス製造方法
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPH09116151A (ja) 非対称型トランジスタおよびその製造方法
JP2873942B2 (ja) Ｍｏｓ電界効果トランジスタの製造方法