JPH03163642A - メモリ異常検出方式 - Google Patents
メモリ異常検出方式Info
- Publication number
- JPH03163642A JPH03163642A JP1302933A JP30293389A JPH03163642A JP H03163642 A JPH03163642 A JP H03163642A JP 1302933 A JP1302933 A JP 1302933A JP 30293389 A JP30293389 A JP 30293389A JP H03163642 A JPH03163642 A JP H03163642A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- storage device
- test code
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 238000012545 processing Methods 0.000 claims abstract description 26
- 238000012546 transfer Methods 0.000 claims abstract description 26
- 238000007689 inspection Methods 0.000 claims abstract description 10
- 230000010365 information processing Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 238000012795 verification Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
記憶装置に格納されている固定的なデータを処理する情
報処理システムにおけるメモリ異常検出方式に関し、 処理装置の負荷を増大させること無く、記憶装置の異常
を未然に検出し、適切な対処を可能とすることを目的と
し、 記憶装置に格納されているデータを、処理装置に負荷を
掛けること無く周期的に読出し、検定符号作戒手段に転
送する転送手段と、転送手段により転送されるデータか
ら、誤りの有無を検定する検定符号を、予め定められた
検査則に基づき作成する検定符号作戒手段と、検定符号
作成手段が作成する検定符号と、予め準備されている検
定符号の基準となる基準符号とを比較し、比較結果を処
理装置に伝達する比較手段とを設ける様に構威する。
報処理システムにおけるメモリ異常検出方式に関し、 処理装置の負荷を増大させること無く、記憶装置の異常
を未然に検出し、適切な対処を可能とすることを目的と
し、 記憶装置に格納されているデータを、処理装置に負荷を
掛けること無く周期的に読出し、検定符号作戒手段に転
送する転送手段と、転送手段により転送されるデータか
ら、誤りの有無を検定する検定符号を、予め定められた
検査則に基づき作成する検定符号作戒手段と、検定符号
作成手段が作成する検定符号と、予め準備されている検
定符号の基準となる基準符号とを比較し、比較結果を処
理装置に伝達する比較手段とを設ける様に構威する。
本発明は、記憶装置に格納されている固定的なデータを
処理する情報処理システムにおけるメモリ異常検出方式
に関する。
処理する情報処理システムにおけるメモリ異常検出方式
に関する。
第３図は従来ある情報処理システムの一例を示す図であ
る。
る。
第３図において、記憶装置１には、それぞれ予め定めら
れた検査則に基づき作戒されたパリティ符号ｐを付加し
た固定的なデータｄが、各アドレスａに格納されている
。
れた検査則に基づき作戒されたパリティ符号ｐを付加し
た固定的なデータｄが、各アドレスａに格納されている
。
処理装置２が、記憶装置１から所望のデータｄを読出す
為に、該当するアドレスａおよび続出信号ｒを記憶装置
工に伝達すると、記憶装置ｌの該当するアドレスａに格
納されているバリティ符号ｐ付データｄが読出され、誤
検査回路３に伝達される。
為に、該当するアドレスａおよび続出信号ｒを記憶装置
工に伝達すると、記憶装置ｌの該当するアドレスａに格
納されているバリティ符号ｐ付データｄが読出され、誤
検査回路３に伝達される。
誤検査回路３は、記憶装置１から読出されたバリティ符
号ｐ付データｄに対し、所定の検査則に基づき誤りの有
無を検査し、例えば誤りが検出されなければ論理“０“
゜、誤りが検出されれば論理ｔ＋ １ ＋＋に設定され
る誤検査符号ｅを、データｄと共に処理装置２に伝達す
る。
号ｐ付データｄに対し、所定の検査則に基づき誤りの有
無を検査し、例えば誤りが検出されなければ論理“０“
゜、誤りが検出されれば論理ｔ＋ １ ＋＋に設定され
る誤検査符号ｅを、データｄと共に処理装置２に伝達す
る。
処理装置２は、誤検査回路３から伝達される誤検査符号
ｅにより、併せて伝達されたデータｄにおける誤りの有
無を判定する。
ｅにより、併せて伝達されたデータｄにおける誤りの有
無を判定する。
（発明が解決しようとする課題〕
以上の説明から明らかな如く、従来ある情報処理システ
ムにおいては、記憶装置ｌに格納されているデータｄの
正常性は、処理装Ｗ２が所要のデータｄを読出した時点
で初めて検査される為、的確な対策が迅速に取れぬ問題
点があった。
ムにおいては、記憶装置ｌに格納されているデータｄの
正常性は、処理装Ｗ２が所要のデータｄを読出した時点
で初めて検査される為、的確な対策が迅速に取れぬ問題
点があった。
かかる問題点を解決する為に、処理装置２内に定３１Ｊ
Ｉ読出試験部２１を設け、予め定められた周期で記憶装
置１の全記憶領域に格納されているバリティ符号ｐ付デ
ータｄを順次続出し、誤検査回路３により誤りの有無を
検査することも考慮されるが、定期続出試験部２１が実
行する検査手順も記憶装置ｌ内に格納されている為、検
査手順自体も検査の対象であるから誤り検出の信頼性は
低く、且つ処理装置２の負荷が増大し、処理装置２の処
理能力を圧迫する恐れがあった。
Ｉ読出試験部２１を設け、予め定められた周期で記憶装
置１の全記憶領域に格納されているバリティ符号ｐ付デ
ータｄを順次続出し、誤検査回路３により誤りの有無を
検査することも考慮されるが、定期続出試験部２１が実
行する検査手順も記憶装置ｌ内に格納されている為、検
査手順自体も検査の対象であるから誤り検出の信頼性は
低く、且つ処理装置２の負荷が増大し、処理装置２の処
理能力を圧迫する恐れがあった。
本発明は、処理装置の負荷を増大させること無く、記憶
装置の異常を未然に検出し、適切な対処を可能とするこ
とを目的とする。
装置の異常を未然に検出し、適切な対処を可能とするこ
とを目的とする。
［課題を解決するための手段〕
第１図は本発明の原理を示す図である。
第１図において、■は記憶装置、２は処理装置であり、
情報処理システムを構戒する。
情報処理システムを構戒する。
１００は、本発明により設けられた転送手段である。
２００は、本発明により設けられた検定符号作戒手段で
ある。
ある。
３００は、本発明により設けられた比較手段である。
〔作用］
転送手段１００は、記憶装置ｌに格納されているデータ
ｄを、処理装置２に負荷を掛けること無く周期的に読出
し、検定符号作成手段２００に転送する。
ｄを、処理装置２に負荷を掛けること無く周期的に読出
し、検定符号作成手段２００に転送する。
検定符号作戒手段２００は、転送手段１００により転送
されるデータｄから、誤りの有無を検定する検定符号Ｔ
を、予め定められた検査則に基づき作成する。
されるデータｄから、誤りの有無を検定する検定符号Ｔ
を、予め定められた検査則に基づき作成する。
比較手段３００は、検定符号作戒手段２００が作戒する
検定符号Ｔと、予め準備されている検定符号Ｔの基準と
なる基準符号Ｔ．とを比較し、比較結果Ｃを処理装置２
に伝達する。
検定符号Ｔと、予め準備されている検定符号Ｔの基準と
なる基準符号Ｔ．とを比較し、比較結果Ｃを処理装置２
に伝達する。
従って、記憶装置に格納されているデータの検査が、記
憶装置に負荷を掛けること無く常時実行され、記憶装置
内に発生する異常が未然に検出可能となり、当該情報処
理システムの信頼性および効率が向上する。
憶装置に負荷を掛けること無く常時実行され、記憶装置
内に発生する異常が未然に検出可能となり、当該情報処
理システムの信頼性および効率が向上する。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による情報処理システムを示
す図である。なお、全図を通じて同一符号は同一対象物
を示す。
す図である。なお、全図を通じて同一符号は同一対象物
を示す。
第２図においては、第１図における転送手段１００とし
てＤＭＡ （ダイレクトメモリアクセス）転送回路４お
よびタイマ回路５が設けられ、また第１図における検定
符号作成手段２００としてバリティ符号作戒回路６が設
けられ、更に第１図における比較手段３００として比較
回路７および基準符号記憶回路８が設けられている。
てＤＭＡ （ダイレクトメモリアクセス）転送回路４お
よびタイマ回路５が設けられ、また第１図における検定
符号作成手段２００としてバリティ符号作戒回路６が設
けられ、更に第１図における比較手段３００として比較
回路７および基準符号記憶回路８が設けられている。
第２図において、記憶装置１には、それぞれ固定的なデ
ータｄのみが、何等の誤り検査符号等を付加されること
無く、各アドレスａに格納されている。
ータｄのみが、何等の誤り検査符号等を付加されること
無く、各アドレスａに格納されている。
タイマ回路５は、予め定められた周期で、ＤＭＡ転送回
路４を起動する。
路４を起動する。
起動されたＤＭＡ転送回路４は、処理装置２が記憶装置
１にアクセスしていないことを確認した上で、ダイレク
トメモリアクセス制御方式で、記憶装置１の先頭領域か
ら末尾領域迄、順次歩進するアドレスａを、続出信号ｒ
と共に記憶装置１に伝達し、各アドレスａに格納されて
いるデータｄを順次読出し、パリティ符号作成回路６に
転送する。
１にアクセスしていないことを確認した上で、ダイレク
トメモリアクセス制御方式で、記憶装置１の先頭領域か
ら末尾領域迄、順次歩進するアドレスａを、続出信号ｒ
と共に記憶装置１に伝達し、各アドレスａに格納されて
いるデータｄを順次読出し、パリティ符号作成回路６に
転送する。
記憶装置１に格納されている総てのデータｄを、バリテ
ィ符号作成回路６に転送し終わると、ＤＭＡ転送回路４
は比較回路７に転送終了信号Ｓを伝達する。
ィ符号作成回路６に転送し終わると、ＤＭＡ転送回路４
は比較回路７に転送終了信号Ｓを伝達する。
パリティ符号作戒回路６は、記憶装置１からＤＭＡ転送
回路４により転送される総てのデータｄに対し、予め定
められた検査則に基づきパリティ符号Ｐを作威し、比較
回路７に伝達する。
回路４により転送される総てのデータｄに対し、予め定
められた検査則に基づきパリティ符号Ｐを作威し、比較
回路７に伝達する。
一方基準符号記憶回路８には、記憶装置ｌ内の総てのデ
ータｄが正常であった場合に、パリティ符号作成回路６
が準拠したと同じ検査則に従って作威された正しいパリ
ティ符号Ｐが基準符号ＰＣとして格納されており、比較
回路７に伝達されている。
ータｄが正常であった場合に、パリティ符号作成回路６
が準拠したと同じ検査則に従って作威された正しいパリ
ティ符号Ｐが基準符号ＰＣとして格納されており、比較
回路７に伝達されている。
比較回路７は、ＤＭＡ転送回路４から転送終了信号Ｓが
伝達されると、パリティ符号作戒回路６から伝達される
バリティ符号Ｐと、基準符号記憶回路８から伝達される
基準符号Ｐｏ゛とを比較し、パリティ符号Ｐが基準符号
Ｐ６と一致すれば、論理“゜Ｏ”に設定した誤検査符号
ｅを処理装置２に伝達し、またバリティ符号Ｐが基準符
号ＰＣと一致しなければ、論理゛Ｉ Ｉ１に設定した誤
検査符号ｅを処理装置２に伝達する。
伝達されると、パリティ符号作戒回路６から伝達される
バリティ符号Ｐと、基準符号記憶回路８から伝達される
基準符号Ｐｏ゛とを比較し、パリティ符号Ｐが基準符号
Ｐ６と一致すれば、論理“゜Ｏ”に設定した誤検査符号
ｅを処理装置２に伝達し、またバリティ符号Ｐが基準符
号ＰＣと一致しなければ、論理゛Ｉ Ｉ１に設定した誤
検査符号ｅを処理装置２に伝達する。
処理装置２は、比較回路７から論理“１゛゜に設定され
た誤検査符号ｅが伝達された場合には、記憶装置１に異
常が発生したと判定し、データｄの更新等、所要の対策
を講ずる。
た誤検査符号ｅが伝達された場合には、記憶装置１に異
常が発生したと判定し、データｄの更新等、所要の対策
を講ずる。
以上の説明から明らかな如く、本実施例によれば、ＤＭ
Ａ転送回路４が処理装置２に負荷を掛けること無く周期
的に、記憶装置１に格納されている総てのデータｄをパ
リティ符号作成回路６に転送し、パリティ符号作成回路
６が転送される総てのデータｄに対してパリティ符号Ｐ
を作威し、比較回路７が作成されたパリティ符号Ｐを基
準符号Ｐｃと比較し、比較結果を誤検査符号ｅにより処
理装置２に通知する為、処理装置２は記憶装置１内に発
生する異常を逸早く検出し、適切な対策を講ずることが
可能となる。その結果処理装置２は、常時所要のデータ
ｄを誤りの無いものとして処理可能となる。
Ａ転送回路４が処理装置２に負荷を掛けること無く周期
的に、記憶装置１に格納されている総てのデータｄをパ
リティ符号作成回路６に転送し、パリティ符号作成回路
６が転送される総てのデータｄに対してパリティ符号Ｐ
を作威し、比較回路７が作成されたパリティ符号Ｐを基
準符号Ｐｃと比較し、比較結果を誤検査符号ｅにより処
理装置２に通知する為、処理装置２は記憶装置１内に発
生する異常を逸早く検出し、適切な対策を講ずることが
可能となる。その結果処理装置２は、常時所要のデータ
ｄを誤りの無いものとして処理可能となる。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ばパリティ符号作成回路６は記憶装置ｌから転送される
総てのデータｄに対して共通にバリティ符号Ｐを作成す
るものに限定されることは無く、各アドレスａから読出
し転送される各データｄ毎にバリティ符号ｐを作成し、
各データｄ毎に準備されている基準符号ｐｃと比較する
等、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。また検定符号作戒手段２００
が作成する検定符号Ｔは、パリティ符号作成回路６が作
成するパリティ符号Ｐに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
ばパリティ符号作成回路６は記憶装置ｌから転送される
総てのデータｄに対して共通にバリティ符号Ｐを作成す
るものに限定されることは無く、各アドレスａから読出
し転送される各データｄ毎にバリティ符号ｐを作成し、
各データｄ毎に準備されている基準符号ｐｃと比較する
等、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。また検定符号作戒手段２００
が作成する検定符号Ｔは、パリティ符号作成回路６が作
成するパリティ符号Ｐに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
［発明の効果］
以上、本発明によれば、前記情報処理システムにおいて
、記憶装置に格納されているデータの検査が、記憶装置
に負荷を掛けること無く常時実行され、記憶装置内に発
生する異常が未然に検出可能となり、当該情報処理シス
テムの信頼性および効率が向上する。
、記憶装置に格納されているデータの検査が、記憶装置
に負荷を掛けること無く常時実行され、記憶装置内に発
生する異常が未然に検出可能となり、当該情報処理シス
テムの信頼性および効率が向上する。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による情報処理システムを示す図、第３図は従来あ
る情報処理システムの一例を示す図である。 図において、１は記憶装置、２は処理装置、３は誤検査
回路、４はＤＭＡ転送回路、５はタイマ回路、６はパリ
ティ符号作戒回路、７は比較回路、８は基準符号記憶回
路、２ｌは定期続出試験部、１００は転送手段、２００
は検定符号作成手段、／ｊ発明の原理図 第 １ 図 不ｆ明｛：ようｊ盾報処理システム 品２閃 ｊ 征釆あう信報恕理システム 男 ３ 図
施例による情報処理システムを示す図、第３図は従来あ
る情報処理システムの一例を示す図である。 図において、１は記憶装置、２は処理装置、３は誤検査
回路、４はＤＭＡ転送回路、５はタイマ回路、６はパリ
ティ符号作戒回路、７は比較回路、８は基準符号記憶回
路、２ｌは定期続出試験部、１００は転送手段、２００
は検定符号作成手段、／ｊ発明の原理図 第 １ 図 不ｆ明｛：ようｊ盾報処理システム 品２閃 ｊ 征釆あう信報恕理システム 男 ３ 図
Claims (1)
- 【特許請求の範囲】 記憶装置（１）に格納されている予め定められたデータ
（ｄ）を、処理装置（２）が読出して処理する情報処理
システムにおいて、 前記記憶装置（１）に格納されているデータ（ｄ）を、
処理装置（２）に負荷を掛けること無く周期的に読出し
、検定符号作成手段（２００）に転送する転送手段（１
００）と、前記転送手段（１００）により転送されるデ
ータ（ｄ）から、誤りの有無を検定する検定符号（Ｔ）
を、予め定められた検査則に基づき作成する検定符号作
成手段（２００）と、前記検定符号作成手段（２００）
が作成する検定符号（Ｔ）と、予め準備されている前記
検定符号（Ｔ）の基準となる基準符号（Ｔ＿ｃ）とを比
較し、比較結果（Ｃ）を前記処理装置（２）に伝達する
比較手段（３００）とを設けることを特徴とするメモリ
異常検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302933A JPH03163642A (ja) | 1989-11-21 | 1989-11-21 | メモリ異常検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302933A JPH03163642A (ja) | 1989-11-21 | 1989-11-21 | メモリ異常検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03163642A true JPH03163642A (ja) | 1991-07-15 |
Family
ID=17914879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302933A Pending JPH03163642A (ja) | 1989-11-21 | 1989-11-21 | メモリ異常検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03163642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010282296A (ja) * | 2009-06-02 | 2010-12-16 | Sanyo Electric Co Ltd | データチェック回路 |
-
1989
- 1989-11-21 JP JP1302933A patent/JPH03163642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010282296A (ja) * | 2009-06-02 | 2010-12-16 | Sanyo Electric Co Ltd | データチェック回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640508A (en) | Fault detecting apparatus for a microprocessor system | |
| KR19990036222A (ko) | 임계 안전도 조절 시스템용 마이크로프로세서 시스템 | |
| JPS62182954A (ja) | 一致回路を備えたメモリ装置を含むデ−タ処理装置と方法 | |
| US11249839B1 (en) | Method and apparatus for memory error detection | |
| US4410988A (en) | Out of cycle error correction apparatus | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPS6111853A (ja) | 情報処理装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| CN105446842B (zh) | 一种adi dsp代码在线监视方法 | |
| JPH05224968A (ja) | データチェック方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JPS6261974B2 (ja) | ||
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPH01222358A (ja) | 入出力装置の機番誤り検出方式 | |
| JPH01205356A (ja) | メモリ読出誤り検出方式 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JPH0230060B2 (ja) | ||
| JPS59160898A (ja) | 記憶装置の故障診断装置 | |
| JPS598061A (ja) | エラ−訂正・検出回路の診断方法 | |
| JPS62114047A (ja) | 記憶装置 | |
| JPS5860362A (ja) | 割込信号発生方式 | |
| JPS603754A (ja) | 誤動作検出装置 | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPS61240335A (ja) | 擬以障害発生装置 |