JPH0317246B2 - - Google Patents
Info
- Publication number
- JPH0317246B2 JPH0317246B2 JP59057916A JP5791684A JPH0317246B2 JP H0317246 B2 JPH0317246 B2 JP H0317246B2 JP 59057916 A JP59057916 A JP 59057916A JP 5791684 A JP5791684 A JP 5791684A JP H0317246 B2 JPH0317246 B2 JP H0317246B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- capacitor
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、雑音の発生し易い場所で使われる使
われるフリツプフロツプ回路に関する。
われるフリツプフロツプ回路に関する。
（従来技術）
従来、フリツプフロツプ回路は、第１図に示す
ような回路構成をしており、接地ライン１と電源
ライン２間に負荷抵抗１２，１３と４つのトラン
ジスタ６〜９とが接続されている。トランジスタ
６はトランジスタ７と並列に接続され、そのベー
スにセツト信号入力端子３が接続されている。ト
ランジスタ７のベースは抵抗１１を介して出力端
子５に接続されている。出力端子と接地ライン１
間にはトランジスタ８と９とが並列に接続されて
おり、トランジスタ８のベースは抵抗１０を介し
てトランジスタ６と７のコレクタに接続されてい
る。トランジスタ９のベースにはリセツト信号入
力端子４が接続されている。ここで各トランジス
タのベース電圧は第２図に示すようである。電源
ライン２と接地ライン１間の電位差が安定な場合
には、このフリツプフロツプ回路の動作に問題は
ないが、自動車電装品のような場合、点火火花の
ノイズ等により、電源ライン２の電位が接地ライ
ン１の電位付近まで下がり、トランジスタ６〜９
をカツトオフしてしまうことがある。この場合、
電源ライン２が元のレベルに復帰しても、トラン
ジスタ６のベース、又はトランジスタ９のベース
にセツト信号、あるいはリセツト信号が入らない
場合には、トランジスタ７か８のどちらが先に導
通状態になるかわからないため、フリツプフロツ
プ回路の出力５は一意的に決まらず誤動作を起こ
してしまう。
ような回路構成をしており、接地ライン１と電源
ライン２間に負荷抵抗１２，１３と４つのトラン
ジスタ６〜９とが接続されている。トランジスタ
６はトランジスタ７と並列に接続され、そのベー
スにセツト信号入力端子３が接続されている。ト
ランジスタ７のベースは抵抗１１を介して出力端
子５に接続されている。出力端子と接地ライン１
間にはトランジスタ８と９とが並列に接続されて
おり、トランジスタ８のベースは抵抗１０を介し
てトランジスタ６と７のコレクタに接続されてい
る。トランジスタ９のベースにはリセツト信号入
力端子４が接続されている。ここで各トランジス
タのベース電圧は第２図に示すようである。電源
ライン２と接地ライン１間の電位差が安定な場合
には、このフリツプフロツプ回路の動作に問題は
ないが、自動車電装品のような場合、点火火花の
ノイズ等により、電源ライン２の電位が接地ライ
ン１の電位付近まで下がり、トランジスタ６〜９
をカツトオフしてしまうことがある。この場合、
電源ライン２が元のレベルに復帰しても、トラン
ジスタ６のベース、又はトランジスタ９のベース
にセツト信号、あるいはリセツト信号が入らない
場合には、トランジスタ７か８のどちらが先に導
通状態になるかわからないため、フリツプフロツ
プ回路の出力５は一意的に決まらず誤動作を起こ
してしまう。
（発明の目的）
本発明の目的は、ノイズの発生しやすい場所で
使用されるIC回路等に使用される対ノイズ性に
優れたフリツプフロツプ回路を提供することにあ
る。
使用されるIC回路等に使用される対ノイズ性に
優れたフリツプフロツプ回路を提供することにあ
る。
（本発明の構成、作用、効果）
本発明によれば、コレクタがそれぞれの負荷に
接続された第１および第２のトランジスタと、第
１のトランジスタのベースを第２のトランジスタ
のコレクタに接続する第１の抵抗と、第２のトラ
ンジスタのベースを第１のトランジスタのコレク
タに接続する第２の抵抗と、第１の抵抗に並列に
接続される第１の容量素子と、第１のトランジス
タのコレクタと基準電位間に接続される第２の容
量素子と、第２のトランジスタのコレクタ出力を
ベースに受けエミツタが電流源を介して電源端子
に接続された第３のトランジスタと、第１のトラ
ンジスタのコレクタ出力をベースに受けエミツタ
が前述の電流源を介して電源端子に接続されて第
３のトランジスタとともに差動増幅器を構成する
第４のトランジスタと、コレクタ・エミツタ間が
第２の容量素子に並列に接続されベースに第４の
トランジスタのコレクタ出力を受ける第５のトラ
ンジスタとを含むフリツプ・フロツプ回路を得
る。
接続された第１および第２のトランジスタと、第
１のトランジスタのベースを第２のトランジスタ
のコレクタに接続する第１の抵抗と、第２のトラ
ンジスタのベースを第１のトランジスタのコレク
タに接続する第２の抵抗と、第１の抵抗に並列に
接続される第１の容量素子と、第１のトランジス
タのコレクタと基準電位間に接続される第２の容
量素子と、第２のトランジスタのコレクタ出力を
ベースに受けエミツタが電流源を介して電源端子
に接続された第３のトランジスタと、第１のトラ
ンジスタのコレクタ出力をベースに受けエミツタ
が前述の電流源を介して電源端子に接続されて第
３のトランジスタとともに差動増幅器を構成する
第４のトランジスタと、コレクタ・エミツタ間が
第２の容量素子に並列に接続されベースに第４の
トランジスタのコレクタ出力を受ける第５のトラ
ンジスタとを含むフリツプ・フロツプ回路を得
る。
本発明のフリツプフロツプ回路では第１の容量
素子は、セツト状態において、電源が接地電位に
まで落ちて各トランジスタがカツトオフしても、
電源が回復した時にスピードアツプコンデンサと
して働き第１のトランジスタを導通させる。又、
第２の容量素子は、リセツト状態において電源が
振れて、各トランジスタがカツトオフしても、こ
のコンデンサには電荷が充電されており第２のト
ランジスタを導通させるように働く。このように
２つの容量素子により、電源ラインの不安定性か
らくるフリツプフロツプ回路の誤動作を防止する
ことができる。
素子は、セツト状態において、電源が接地電位に
まで落ちて各トランジスタがカツトオフしても、
電源が回復した時にスピードアツプコンデンサと
して働き第１のトランジスタを導通させる。又、
第２の容量素子は、リセツト状態において電源が
振れて、各トランジスタがカツトオフしても、こ
のコンデンサには電荷が充電されており第２のト
ランジスタを導通させるように働く。このように
２つの容量素子により、電源ラインの不安定性か
らくるフリツプフロツプ回路の誤動作を防止する
ことができる。
（発明の実施例）
次に、図面を参照して、本発明をより詳細に説
明する。
明する。
第３図は本発明の一実施例による回路図であ
る。トランジスタ６〜９等で構成される通常のフ
リツプフロツプにコンデンサ１４，２４とトラン
ジスタ１６〜１９等で構成される差動増幅器と、
その負荷である抵抗２０，２１、トランジスタ２
２，２３が付加されている。通常の動作はセツト
信号入力端子３にセツト信号が入ると、トランジ
スタ６が導通状態となりトランジスタ８がカツト
オフとなる。このため、リセツト信号がリセツト
信号入力端子４に入つていなければ、トランジス
タ８，９のコレクタは、高電位となり、トランジ
スタ７を導通状態にし、セツト信号がなくなつて
トランジスタ６がカツトオフしても、トランジス
タ７が導通状態を維持し、そのコレクタ電圧は、
低い状態を維持し、トランジスタ８はカツトオフ
した状態を維持する。このため、出力端子５は高
電位に維持される。逆に、この状態でリセツト信
号入力端子４にリセツト信号が入つた場合には、
トランジスタ９が導通状態になるため、コレクタ
電圧が低電位となり、トランジスタ７がカツトオ
フする。このため、トランジスタ６，７のコレク
タ電圧は高電位となり、トランジスタ８を導通状
態にし、リセツト信号がなくなつても、出力端子
５は低電位に維持される。
る。トランジスタ６〜９等で構成される通常のフ
リツプフロツプにコンデンサ１４，２４とトラン
ジスタ１６〜１９等で構成される差動増幅器と、
その負荷である抵抗２０，２１、トランジスタ２
２，２３が付加されている。通常の動作はセツト
信号入力端子３にセツト信号が入ると、トランジ
スタ６が導通状態となりトランジスタ８がカツト
オフとなる。このため、リセツト信号がリセツト
信号入力端子４に入つていなければ、トランジス
タ８，９のコレクタは、高電位となり、トランジ
スタ７を導通状態にし、セツト信号がなくなつて
トランジスタ６がカツトオフしても、トランジス
タ７が導通状態を維持し、そのコレクタ電圧は、
低い状態を維持し、トランジスタ８はカツトオフ
した状態を維持する。このため、出力端子５は高
電位に維持される。逆に、この状態でリセツト信
号入力端子４にリセツト信号が入つた場合には、
トランジスタ９が導通状態になるため、コレクタ
電圧が低電位となり、トランジスタ７がカツトオ
フする。このため、トランジスタ６，７のコレク
タ電圧は高電位となり、トランジスタ８を導通状
態にし、リセツト信号がなくなつても、出力端子
５は低電位に維持される。
この回路で、雑音が入り、電源ライン２が不安
定となり、各トランジスタがカツトオフするよう
な状態が起こる場合、まず、セツト信号が入つた
状態で出力が高電位の場合には、各トランジスタ
がカツトオフする前の状態で、トランジスタ１６
〜１９で構成されるコンパレータのトランジスタ
１７，１９が導通状態にあり、コンデンサ２４は
放電され、ほとんど電荷がたまつていない。この
状態で電源電圧が復帰する時には、コンデンサ２
４より先にスピードアツプコンデンサ１４が充電
され、トランジスタ８，９のコレクタ電圧を高電
位にし、トランジスタ７を導通状態にし、出力を
高電位に保つようになる。逆にリセツト信号が入
つていた場合には、コンデンサ２４が高電位に充
電されているため、各トランジスタがカツトオフ
しても、充電された電荷がベース抵抗１０を通つ
て、トランジスタ８のベースに流れ、トランジス
タ８を導通状態にし出力を低電位に保つようにな
る。第４図は、コンパレータのトランジスタを２
個で構成した例である。
定となり、各トランジスタがカツトオフするよう
な状態が起こる場合、まず、セツト信号が入つた
状態で出力が高電位の場合には、各トランジスタ
がカツトオフする前の状態で、トランジスタ１６
〜１９で構成されるコンパレータのトランジスタ
１７，１９が導通状態にあり、コンデンサ２４は
放電され、ほとんど電荷がたまつていない。この
状態で電源電圧が復帰する時には、コンデンサ２
４より先にスピードアツプコンデンサ１４が充電
され、トランジスタ８，９のコレクタ電圧を高電
位にし、トランジスタ７を導通状態にし、出力を
高電位に保つようになる。逆にリセツト信号が入
つていた場合には、コンデンサ２４が高電位に充
電されているため、各トランジスタがカツトオフ
しても、充電された電荷がベース抵抗１０を通つ
て、トランジスタ８のベースに流れ、トランジス
タ８を導通状態にし出力を低電位に保つようにな
る。第４図は、コンパレータのトランジスタを２
個で構成した例である。
このように、本発明のフリツプフロツプ回路に
より、自動車電装品のような雑音の多発する場所
に使つた場合にも誤動作を防止することができ
る。又、記憶保持のためにはセツト側とリセツト
側の両方に容量の大きなコンデンサをつけるのが
一般的であるが、本発明の回路では、容量の大き
なコンデンサはコンデンサ２４の１つでよくモノ
リシツクICで回路を構成する場合、１方のコン
デンサ１４は、IC内部に作ることができるため、
外付け部品を減らし、信頼性を高めることができ
た。
より、自動車電装品のような雑音の多発する場所
に使つた場合にも誤動作を防止することができ
る。又、記憶保持のためにはセツト側とリセツト
側の両方に容量の大きなコンデンサをつけるのが
一般的であるが、本発明の回路では、容量の大き
なコンデンサはコンデンサ２４の１つでよくモノ
リシツクICで回路を構成する場合、１方のコン
デンサ１４は、IC内部に作ることができるため、
外付け部品を減らし、信頼性を高めることができ
た。
第１図は、従来のフリツプフロツプ回路の回路
図、第２図はその各部の電圧波形図、第３図は本
発明の一実施例によるフリツプフロツプ回路の回
路図、第４図は本発明の他の実施例によるフリツ
プフロツプ回路の回路図である。 トランジスタ……６〜９，１６〜１９，２２，
２３、抵抗……１０〜１３，１５，２０，２１、
コンデンサ……１４，２４、接地ライン……１、
電源ライン……２。
図、第２図はその各部の電圧波形図、第３図は本
発明の一実施例によるフリツプフロツプ回路の回
路図、第４図は本発明の他の実施例によるフリツ
プフロツプ回路の回路図である。 トランジスタ……６〜９，１６〜１９，２２，
２３、抵抗……１０〜１３，１５，２０，２１、
コンデンサ……１４，２４、接地ライン……１、
電源ライン……２。
Claims (1)
- １ コレクタがそれぞれの負荷を介して電源ライ
ンに接続された第１および第２のトランジスタ
と、該第１のトランジスタのベースと前記第２の
トランジスタのコレクタとの間に接続された第１
の抵抗と第１の容量との並列回路と、前記第２の
トランジスタのベースと前記第１のトランジスタ
のコレクタとの間に接続された第２の抵抗と、前
記第１のトランジスタのコレクタと基準電位との
間に接続された第２の容量と、ベースが前記第２
のトランジスタのコレクタに接続され、エミツタ
が電流源を介して前記電源ラインに接続された第
３のトランジスタと、ベースが前記第１のトラン
ジスタのコレクタに接続され、エミツタが前記第
３のトランジスタのエミツタに接続されて前記第
３のトランジスタとともに差動回路を構成する第
４のトランジスタと、エミツタ・コレクタ通路が
前記第２の容量に並列に接続され、ベースに前記
第４のトランジスタのコレクタ出力を受ける第５
のトランジスタとを含むことを特徴とするフリツ
プフロツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057916A JPS60201718A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057916A JPS60201718A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201718A JPS60201718A (ja) | 1985-10-12 |
| JPH0317246B2 true JPH0317246B2 (ja) | 1991-03-07 |
Family
ID=13069317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057916A Granted JPS60201718A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201718A (ja) |
-
1984
- 1984-03-26 JP JP59057916A patent/JPS60201718A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60201718A (ja) | 1985-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442492B1 (en) | Active filter | |
| US5025203A (en) | Circuit for use with a voltage regulator | |
| JP2944314B2 (ja) | チャージポンプ回路 | |
| JPH0317246B2 (ja) | ||
| JP3072002B2 (ja) | アクティブバンドパスフィルタ | |
| JPH08223017A (ja) | パワーオン・パワーオフリセット装置 | |
| JPH0467368B2 (ja) | ||
| KR900006540B1 (ko) | 펄스발생회로 | |
| JP3791183B2 (ja) | リセット信号生成回路 | |
| US4977340A (en) | Device for protecting an electrical circuit against interference pulses | |
| JPS60201717A (ja) | フリツプフロツプ回路 | |
| JPH0720967Y2 (ja) | グランドアイソレーション回路 | |
| JPH0541415Y2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH06209237A (ja) | 記憶セル | |
| JPH0514063A (ja) | シヨツク音防止回路 | |
| JPS6040033Y2 (ja) | 集積フイルタ回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| SU1539748A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0516725Y2 (ja) | ||
| JPH0238509Y2 (ja) | ||
| JP3837263B2 (ja) | 半導体集積回路 | |
| JPS635433Y2 (ja) | ||
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS6122484B2 (ja) |