JPS60201718A - フリツプフロツプ回路 - Google Patents
フリツプフロツプ回路Info
- Publication number
- JPS60201718A JPS60201718A JP59057916A JP5791684A JPS60201718A JP S60201718 A JPS60201718 A JP S60201718A JP 59057916 A JP59057916 A JP 59057916A JP 5791684 A JP5791684 A JP 5791684A JP S60201718 A JPS60201718 A JP S60201718A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- power supply
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000007257 malfunction Effects 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、雑音の発生し易い場所で使われる使われるフ
リップフロップ回路に関する。
リップフロップ回路に関する。
（従来技術）
従来、アリツブフロップ回路は、第１図に示すような回
路構成をしており、接地ライン１と電源ライン２間に負
荷抵抗１２．１３と４つのトランジスタ６〜９とが接続
されている。トランジスタ６はトランジスタ７と並列に
接続され、そのベースにセット信号入力端子３が接続さ
れている。トランジスタ７のベースは抵抗１１を介して
出力端子５に接続されている。出力端子と接地ライン１
間にはトランジスタ８と９とが並列に接続されており、
トランジスタ８０ベースは抵抗１０を介してトランジス
タ６と７のコレクタに接続されている。トランジスタ９
のベースにはす七、ット信号入力端子４が接続されてい
る。ここで各トランジスタのベース電圧は第２図に示す
ようである。電源ライン２と接地ライン１間の雷、位差
が安定な場合には、このフリップフロップ回路の動作に
問題はないが、自動車電装品のような場合、点火火花の
ノイズ等により、［源ライン２の電位が接地ライン１の
雷１位付近まで下がり、トランジスタ６〜９をカットオ
ンしてしまうことがある。この場合、電源ライン２が元
のレベルに復帰しても、トランジスタ６のベース、又は
トランジスタ９０ベースにセット信号、あるいはリセッ
ト信号が入らない場合には、トランジスタ７か８のどち
らが先に導通状態になるかわからないため、フリップフ
ロップ回路の出力５は一意的に決まらず誤動作を起こし
てしまう。
路構成をしており、接地ライン１と電源ライン２間に負
荷抵抗１２．１３と４つのトランジスタ６〜９とが接続
されている。トランジスタ６はトランジスタ７と並列に
接続され、そのベースにセット信号入力端子３が接続さ
れている。トランジスタ７のベースは抵抗１１を介して
出力端子５に接続されている。出力端子と接地ライン１
間にはトランジスタ８と９とが並列に接続されており、
トランジスタ８０ベースは抵抗１０を介してトランジス
タ６と７のコレクタに接続されている。トランジスタ９
のベースにはす七、ット信号入力端子４が接続されてい
る。ここで各トランジスタのベース電圧は第２図に示す
ようである。電源ライン２と接地ライン１間の雷、位差
が安定な場合には、このフリップフロップ回路の動作に
問題はないが、自動車電装品のような場合、点火火花の
ノイズ等により、［源ライン２の電位が接地ライン１の
雷１位付近まで下がり、トランジスタ６〜９をカットオ
ンしてしまうことがある。この場合、電源ライン２が元
のレベルに復帰しても、トランジスタ６のベース、又は
トランジスタ９０ベースにセット信号、あるいはリセッ
ト信号が入らない場合には、トランジスタ７か８のどち
らが先に導通状態になるかわからないため、フリップフ
ロップ回路の出力５は一意的に決まらず誤動作を起こし
てしまう。
（発明の目的）
本発明の目的は、ノイズの発生しやすい場所で使用され
るＩＣ回路等に使用される対ノイズ性に優れたフリップ
フロップ回路を提供することにある。
るＩＣ回路等に使用される対ノイズ性に優れたフリップ
フロップ回路を提供することにある。
（本発明の楊成１作用、効果）
本発明によれば、コレクタがそれぞれの負褐゛に接続さ
れた第１および第２のトランジスタと、第１のトランジ
スタのベースを第２のトランジスタのコレクタに接続す
る第１の抵抗と、第２のトランジスタのベースを第１の
トランジスタのコレクタに接続する第２の抵抗と、第１
の抵抗に並列に接続される第１の容量素子と、第１のト
ランジスタのコレクタと基準電位間に接続される第２の
容量素子と、第２のトランジスタのコレクタ出力をベー
スに受けエミッタが電流源を介して霜、源端子に接続さ
れた第３のトランジスタと、第１のトランジスタのコレ
クタ出力をベースに受けエミッタが前述の電流源を介し
て電源端子に接続されて第３のトランジスタとともに差
動増幅器を構成する＄４のトランジスタと、コレクタ・
エミッタ間が第２の容量素子に並列に接続されベースに
第４のトランジスタのコレクタ出力を受ける第５のトラ
ンジスタとを含むフリップ・７０ツブ回路を得る。
れた第１および第２のトランジスタと、第１のトランジ
スタのベースを第２のトランジスタのコレクタに接続す
る第１の抵抗と、第２のトランジスタのベースを第１の
トランジスタのコレクタに接続する第２の抵抗と、第１
の抵抗に並列に接続される第１の容量素子と、第１のト
ランジスタのコレクタと基準電位間に接続される第２の
容量素子と、第２のトランジスタのコレクタ出力をベー
スに受けエミッタが電流源を介して霜、源端子に接続さ
れた第３のトランジスタと、第１のトランジスタのコレ
クタ出力をベースに受けエミッタが前述の電流源を介し
て電源端子に接続されて第３のトランジスタとともに差
動増幅器を構成する＄４のトランジスタと、コレクタ・
エミッタ間が第２の容量素子に並列に接続されベースに
第４のトランジスタのコレクタ出力を受ける第５のトラ
ンジスタとを含むフリップ・７０ツブ回路を得る。
本発明のフリップフロップ回路では第１の容量素子は、
セット状態において、電源が接地電位にまで落ちて各ト
ランジスタがカットオフしても。
セット状態において、電源が接地電位にまで落ちて各ト
ランジスタがカットオフしても。
電源が回魯した時にスピードアップコンデンサとして働
き第１のトランジスタを導通させる。又、第２の容量素
子は、リセット状態において電源が振れて、各トランジ
スタがカットオフしても、このコンデンサには電荷が充
１されており第２のトランジスタを導通させるように働
く。このように２つの容量素子により、電源ラインの不
安定性からくるフリップフロップ回路の誤動作を防止す
ることができる。
き第１のトランジスタを導通させる。又、第２の容量素
子は、リセット状態において電源が振れて、各トランジ
スタがカットオフしても、このコンデンサには電荷が充
１されており第２のトランジスタを導通させるように働
く。このように２つの容量素子により、電源ラインの不
安定性からくるフリップフロップ回路の誤動作を防止す
ることができる。
（発明の実施例）
次に、区画を参照し℃、本発明ｔより詳細に説明する。
第３図は本発明の一実施例による回路図である。
トランジスタ６〜９等で構成される通常の７リツプフロ
ツプにコンデンサ４，２４とトランジスタ１６〜１９°
等で構成される差Ｍ増幅器と、その負荷である抵抗２０
，２１、トランジスタ２２．２３が付加されている。通
常の動作はセット信号入力端子３にセット信号が入ると
、トランジスタ６が導通状態となりトランジスタ８がカ
ットオフと々る。このため、リセット信号がリセット信
号入力端子４に入っていなければ、トランジスタ８，９
のコレクタは、高電位となり、トランジスタ７を導通状
態にし、セット信号がなくなってトランジスタ６がカッ
トオンしても、トランジスター７が導通状態を維持し、
そのコレクタ電圧は、低い状態を維持し、トランジスタ
８はカットオフした状態を維持する。このため、出力端
子５は高電位に維持される。逆に、この状態でリセット
係号入力端子４にリセット係号が入った場合には、トラ
ンジスタ９が導通状態になるため、コレクタ電圧か低電
位となり、トランジスタ７がカットオンする。
ツプにコンデンサ４，２４とトランジスタ１６〜１９°
等で構成される差Ｍ増幅器と、その負荷である抵抗２０
，２１、トランジスタ２２．２３が付加されている。通
常の動作はセット信号入力端子３にセット信号が入ると
、トランジスタ６が導通状態となりトランジスタ８がカ
ットオフと々る。このため、リセット信号がリセット信
号入力端子４に入っていなければ、トランジスタ８，９
のコレクタは、高電位となり、トランジスタ７を導通状
態にし、セット信号がなくなってトランジスタ６がカッ
トオンしても、トランジスター７が導通状態を維持し、
そのコレクタ電圧は、低い状態を維持し、トランジスタ
８はカットオフした状態を維持する。このため、出力端
子５は高電位に維持される。逆に、この状態でリセット
係号入力端子４にリセット係号が入った場合には、トラ
ンジスタ９が導通状態になるため、コレクタ電圧か低電
位となり、トランジスタ７がカットオンする。
このため、トランジスタ６．７のコレクタ電圧は高電位
となり、トランジスタ８を導通状態にし、リセット係号
かなくなっても、出力端子５は低電位に維持される。
となり、トランジスタ８を導通状態にし、リセット係号
かなくなっても、出力端子５は低電位に維持される。
この回路で、雑音が入り、電源ライン２が不安定とカリ
、各トランジスタがカットオンするような状態が起こる
場合、まず、セット信号が入った状態で出力が高電位の
場合には、各トランジスタがカットオンする前の状態で
、トランジスタ１６〜１９で構成されるコンパレータの
トランジスタ１７．１９が導通状態にあり、コンデンサ
２４は放電され、はとんど電荷がたまっていない。この
状態で電源電圧が復帰する時には、コンデンサ２４まっ
先にスピードアップコンデンサ１４が充充電され、トラ
ンジスタ８，９のコレクタ電圧を高電位にし、トランジ
スタ７を導通状態にし、出力を高電位に保つようになる
。逆にリセット信号が入っていた場合には、コンデンサ
２４が高電位に充電されているため、各トランジスタが
カットオフしても、充電された電荷がベース抵抗ｌｏを
通って、トランジスタ８のベースに流れ、トランジスタ
８を導通状態にし出力を低電位に保つようになる。第４
図は、コンパレータのトランジスタを２個で構成した例
である。
、各トランジスタがカットオンするような状態が起こる
場合、まず、セット信号が入った状態で出力が高電位の
場合には、各トランジスタがカットオンする前の状態で
、トランジスタ１６〜１９で構成されるコンパレータの
トランジスタ１７．１９が導通状態にあり、コンデンサ
２４は放電され、はとんど電荷がたまっていない。この
状態で電源電圧が復帰する時には、コンデンサ２４まっ
先にスピードアップコンデンサ１４が充充電され、トラ
ンジスタ８，９のコレクタ電圧を高電位にし、トランジ
スタ７を導通状態にし、出力を高電位に保つようになる
。逆にリセット信号が入っていた場合には、コンデンサ
２４が高電位に充電されているため、各トランジスタが
カットオフしても、充電された電荷がベース抵抗ｌｏを
通って、トランジスタ８のベースに流れ、トランジスタ
８を導通状態にし出力を低電位に保つようになる。第４
図は、コンパレータのトランジスタを２個で構成した例
である。
このように、本発明のアリツブフロップ回路により、自
動車電装品のような雑音の多発する場所に使った場合に
も誤動作を防止することができる。
動車電装品のような雑音の多発する場所に使った場合に
も誤動作を防止することができる。
又、記憶保持のためにはセット側とリセット側の両方に
容量の大きなコンデンサをつけるのが一般的であるが、
本発明の回路では、容量の大きなコンデンサはコンデン
サ２４０１つでよくモノリシックＩＣで回路を構成する
場合、１方のコンデンサ１４は、ＩＣ内部に作ることが
できるため、外付は部品を減らし、信頼性を高めること
ができた。
容量の大きなコンデンサをつけるのが一般的であるが、
本発明の回路では、容量の大きなコンデンサはコンデン
サ２４０１つでよくモノリシックＩＣで回路を構成する
場合、１方のコンデンサ１４は、ＩＣ内部に作ることが
できるため、外付は部品を減らし、信頼性を高めること
ができた。
第１図は、従来の７リツプフロツプ回路の回路図、ｍ２
図はその各部の電圧波形図、第３図は本発明の一実施例
によるフリップフロップ回路の回路図、第４図は本発明
の他の実施例によるフリップフロップ回路の回路図であ
る。
図はその各部の電圧波形図、第３図は本発明の一実施例
によるフリップフロップ回路の回路図、第４図は本発明
の他の実施例によるフリップフロップ回路の回路図であ
る。
Claims (1)
- 【特許請求の範囲】 コレクタがそれぞれの負荷を介して電源ラインに接続さ
れた第１および第２のトランジスタと、該第１のトラン
ジスタのベースと前記第２のトランジスタのコレクタと
の間に接続された第１の抵抗と第１の容量との並列回路
と、前記第２のトランジスタのベースと前記第１のトラ
ンジスタのコレクタとの間に接続された第２の抵抗と、
前記第１のトランジスタのコレクタと基準電位との間に
接続された第２の容量と、ベースが前記第２のトランジ
スタのコレクタに接続され、エミッタが電流源を介して
前記電源ラインに接続された第３のトランジスタと、ベ
ースが前記第１のトランジスタのコレクタに接続され、
エミッタが電流源を介し°〔前記電源ラインに接続され
た第４のトランジスタと、エミッタコレクタ間が前記第
２の容量に並列に接続され、ベースに前記第４のトラン
ジスタのコレクタ出力を受ける第５のトランジスタとを
含むことを特徴とするフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057916A JPS60201718A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057916A JPS60201718A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201718A true JPS60201718A (ja) | 1985-10-12 |
| JPH0317246B2 JPH0317246B2 (ja) | 1991-03-07 |
Family
ID=13069317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057916A Granted JPS60201718A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201718A (ja) |
-
1984
- 1984-03-26 JP JP59057916A patent/JPS60201718A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317246B2 (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962591A (en) | Voltage doubler circuit | |
| US4801860A (en) | Voltage stabilizer with a minimal voltage drop designed to withstand high voltage transients | |
| US4453092A (en) | Comparator circuit having reduced input bias current | |
| US2995697A (en) | Transistor filter | |
| US5025203A (en) | Circuit for use with a voltage regulator | |
| JPH0136290B2 (ja) | ||
| JPS60201718A (ja) | フリツプフロツプ回路 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| EP0379092A1 (en) | Voltage generating circuit | |
| JPH0467368B2 (ja) | ||
| JPS60201717A (ja) | フリツプフロツプ回路 | |
| JPH035040Y2 (ja) | ||
| US6184731B1 (en) | Reset signal generation circuit | |
| JPH0316648B2 (ja) | ||
| US3246252A (en) | Two stage transistor progressive cascaded voltage amplifier | |
| JPH0360222B2 (ja) | ||
| JPH01502709A (ja) | 電気回路 | |
| SU809569A1 (ru) | Формирователь тактовых сигналов | |
| JPS648527B2 (ja) | ||
| JP2580381Y2 (ja) | スピーカマイク回路 | |
| SU1050094A2 (ru) | Усилитель мощности | |
| JPH0237240Y2 (ja) | ||
| JPS591339Y2 (ja) | 過放電防止回路 | |
| JP3327938B2 (ja) | 半導体集積回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ |