JPS60201717A - フリツプフロツプ回路 - Google Patents
フリツプフロツプ回路Info
- Publication number
- JPS60201717A JPS60201717A JP59057915A JP5791584A JPS60201717A JP S60201717 A JPS60201717 A JP S60201717A JP 59057915 A JP59057915 A JP 59057915A JP 5791584 A JP5791584 A JP 5791584A JP S60201717 A JPS60201717 A JP S60201717A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- flip
- power supply
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 20
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000000295 complement effect Effects 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、雑音の発生し易い場所で使われるフリップフ
ロップ回路に関する。
ロップ回路に関する。
（従来技術）
従来のフリップフロップ回路は、第１図に示すように、
電源ライン２と接地ライン１間に抵抗１０〜１４とトラ
ンジスタ６〜９が接続されている。
電源ライン２と接地ライン１間に抵抗１０〜１４とトラ
ンジスタ６〜９が接続されている。
トランジスタ６．７とは並列に接続されて、トランジス
タ６０ベースにセント信号入力端子３が接続され、トラ
ンジスタのベースは抵抗１１を介してトランジスタ８と
９とのコレクタに接続されている。トランジスタ８と９
も並列に接続されて、トランジスタ９０ペースにリセッ
ト信号入力端子４が接続され、トランジスタ８０ベース
は抵抗１０を介してトランジスタ６と７のコレクタに接
続されている。出力端子５はトランジスタ８，９のコレ
クタと抵抗１１と１３との接続点に接続されている。
タ６０ベースにセント信号入力端子３が接続され、トラ
ンジスタのベースは抵抗１１を介してトランジスタ８と
９とのコレクタに接続されている。トランジスタ８と９
も並列に接続されて、トランジスタ９０ペースにリセッ
ト信号入力端子４が接続され、トランジスタ８０ベース
は抵抗１０を介してトランジスタ６と７のコレクタに接
続されている。出力端子５はトランジスタ８，９のコレ
クタと抵抗１１と１３との接続点に接続されている。
各トランジスタのベース電圧は、第２図に示すようであ
る。電゛源ライン２と接地ライン１間の電位差が安定な
場合にはこのフリップフロップ回路の動作に問題はない
が、自動車電装品のような場合点火火花のノイズ等によ
り、電源ライン２の電位レベルが接地電位のレベル付近
にまで下がり、トランジスタ６〜９をカットオフしてし
まう。こ゛ の場合電源ライン２が元の電位レベルに復
帰してモ、トランジスタ６０ベース又はトランジスタ９
のベースにセット信号、あるいはリセット信号が入らな
い場合には、トランジスタ７か８のどちらが先に導通状
態になるかわからないためフリップフロップ回路の出力
５は、一意的に決まらず、誤動作を起こす問題があった
。
る。電゛源ライン２と接地ライン１間の電位差が安定な
場合にはこのフリップフロップ回路の動作に問題はない
が、自動車電装品のような場合点火火花のノイズ等によ
り、電源ライン２の電位レベルが接地電位のレベル付近
にまで下がり、トランジスタ６〜９をカットオフしてし
まう。こ゛ の場合電源ライン２が元の電位レベルに復
帰してモ、トランジスタ６０ベース又はトランジスタ９
のベースにセット信号、あるいはリセット信号が入らな
い場合には、トランジスタ７か８のどちらが先に導通状
態になるかわからないためフリップフロップ回路の出力
５は、一意的に決まらず、誤動作を起こす問題があった
。
（発明の目的）
本発明の目的は、雑音の発生しやすい場所で使用される
対ノイズ性に優れたフリップフロップ回路を提供するこ
とにある。
対ノイズ性に優れたフリップフロップ回路を提供するこ
とにある。
（本発明の構成、作用、効果）
本発明によれば、コレクタがそれぞれ負荷を介して電源
ラインに接続された第１および第２のトランジスタと、
第１のトランジスタのベースを第２のトランジスタのコ
レクタに接続する第１の抵抗と、第２のトランジスタの
ベースを第１のトランジスタのコレクタに接続する第２
の抵抗と。
ラインに接続された第１および第２のトランジスタと、
第１のトランジスタのベースを第２のトランジスタのコ
レクタに接続する第１の抵抗と、第２のトランジスタの
ベースを第１のトランジスタのコレクタに接続する第２
の抵抗と。
第１のトランジスタのコレクタと基準電位間に接続され
た第１の容量と、第２のトランジスタのコレクタと基準
電位間に接続された第２の容量と、第１のトランジスタ
のコレクタ出力をベースに受け、エミッタが電流源を介
して電源ラインに接続された第３のトランジスタと、第
２のトランジスタのコレクタ出力をベースに受け、エミ
ッタが前述の電流源を介し″Ｃ電淵ラインに接続されて
Ｗ；３のトランジスタとともに差動増幅器を構成する第
４のトランジスタと、コレクターエミッタ間が第１の容
量に並列に接続されベースに第３のトランジスタのコレ
クタ出力を受ける第５のトランジスタと、コレクタ・エ
ミッタ間が第２の容量に並列に接続されてベースに第４
のトランジスタのコレクタ出力を受ける第６のトランジ
スタとを含むアリツブフロップ回路を得る。
た第１の容量と、第２のトランジスタのコレクタと基準
電位間に接続された第２の容量と、第１のトランジスタ
のコレクタ出力をベースに受け、エミッタが電流源を介
して電源ラインに接続された第３のトランジスタと、第
２のトランジスタのコレクタ出力をベースに受け、エミ
ッタが前述の電流源を介し″Ｃ電淵ラインに接続されて
Ｗ；３のトランジスタとともに差動増幅器を構成する第
４のトランジスタと、コレクターエミッタ間が第１の容
量に並列に接続されベースに第３のトランジスタのコレ
クタ出力を受ける第５のトランジスタと、コレクタ・エ
ミッタ間が第２の容量に並列に接続されてベースに第４
のトランジスタのコレクタ出力を受ける第６のトランジ
スタとを含むアリツブフロップ回路を得る。
本発明のアリツブフロップ回路では、第１．第２の容量
は、電源が雑音の影響で不安定となり、接地電位レベル
まで落ち、各トランジスタがカットオフした状態から電
源が元の状態に復帰する時、その前の状態で、第１また
は第２の容量が電荷を蓄えているため、この電荷が電源
が復帰した時、第１または第２のトランジスタを導通状
態にし前の状態を保持するように働く。この２つの容量
により電源の不安定性からくるアリツブフロップ回路の
誤動作を防止することができる。
は、電源が雑音の影響で不安定となり、接地電位レベル
まで落ち、各トランジスタがカットオフした状態から電
源が元の状態に復帰する時、その前の状態で、第１また
は第２の容量が電荷を蓄えているため、この電荷が電源
が復帰した時、第１または第２のトランジスタを導通状
態にし前の状態を保持するように働く。この２つの容量
により電源の不安定性からくるアリツブフロップ回路の
誤動作を防止することができる。
（発明の実施例）
次に１図面を参照して本発明をより詳細に説明する。
第３図は本発明の一実施例を示したものである。
トランジスタ６〜９、抵抗１０〜１３で構成されるアリ
ツブフロップは従来例と同様に接続されて喝。トランジ
スタ６．７のコレクタ出力はトランジスタ１５のベース
に与えられるとともに、トランジスタ８，９のコレクタ
出力はトランジスタ１４のベースに与えられる。トラン
ジスタ１４と１５はエミッタ同志が共通に接続されて抵
抗２０を介して電源ライン２に接続されて、差動増幅器
管構成している。トランジスタ８，９のコレクタと基準
電位間にはコンデンサ２６が接続され、このコンデンサ
２６に並列にトランジスタ１６のコレクタ・エミッタ間
が接続されている。同様にトランジスタ６．７のコレク
タと基準電位間には、コンデンサ２７が接続され、この
コンデンサ２７に並列にトランジスタ１７のコレクタ・
エミッタ間が接続されている。トランジスタ１４のコレ
クタ出力は抵抗１８でとり出され、トランジスタ１６の
ベースに加えられている。トランジスタ１５のコレクタ
出力も抵抗１９で取り出されトランジスタ１７のベース
に与えられている。
ツブフロップは従来例と同様に接続されて喝。トランジ
スタ６．７のコレクタ出力はトランジスタ１５のベース
に与えられるとともに、トランジスタ８，９のコレクタ
出力はトランジスタ１４のベースに与えられる。トラン
ジスタ１４と１５はエミッタ同志が共通に接続されて抵
抗２０を介して電源ライン２に接続されて、差動増幅器
管構成している。トランジスタ８，９のコレクタと基準
電位間にはコンデンサ２６が接続され、このコンデンサ
２６に並列にトランジスタ１６のコレクタ・エミッタ間
が接続されている。同様にトランジスタ６．７のコレク
タと基準電位間には、コンデンサ２７が接続され、この
コンデンサ２７に並列にトランジスタ１７のコレクタ・
エミッタ間が接続されている。トランジスタ１４のコレ
クタ出力は抵抗１８でとり出され、トランジスタ１６の
ベースに加えられている。トランジスタ１５のコレクタ
出力も抵抗１９で取り出されトランジスタ１７のベース
に与えられている。
通常のアリツブフロップ回路の動作はセット信号入力端
子３にセット信号が入り、トランジスタ６が導通状態と
なりトランジスタ８が力、トオフする。このため、リセ
ット信号がリセット信号入力端子４に入っていなければ
トランジスタ８，９のコレクタは高電位となり、トラン
ジスタ７を導通状態にし、セット信号がなくなりトラン
ジスタ６がカットオフし【も、トランジスタ７が導通状
態を維持し、コレクタ電圧は低い状態にあるため、トラ
ンジスタ８はカットオフしたままである。このため出力
端子５は高電位に維持される。逆にこの状態でリセット
信号入力端子４にリセット信号が入った場合には、トラ
ンジスタ９が導通状態になるためコレクタ電圧が低電位
になる。このためトランジスタ７がカットオフし、トラ
ンジスタ６゜７のコレクタ電圧 は病型、位とガリ、ト
ランジスタ８を導通状態にし、リセット信号がなくなっ
た後も出力端子５は低電位に維持される。
子３にセット信号が入り、トランジスタ６が導通状態と
なりトランジスタ８が力、トオフする。このため、リセ
ット信号がリセット信号入力端子４に入っていなければ
トランジスタ８，９のコレクタは高電位となり、トラン
ジスタ７を導通状態にし、セット信号がなくなりトラン
ジスタ６がカットオフし【も、トランジスタ７が導通状
態を維持し、コレクタ電圧は低い状態にあるため、トラ
ンジスタ８はカットオフしたままである。このため出力
端子５は高電位に維持される。逆にこの状態でリセット
信号入力端子４にリセット信号が入った場合には、トラ
ンジスタ９が導通状態になるためコレクタ電圧が低電位
になる。このためトランジスタ７がカットオフし、トラ
ンジスタ６゜７のコレクタ電圧 は病型、位とガリ、ト
ランジスタ８を導通状態にし、リセット信号がなくなっ
た後も出力端子５は低電位に維持される。
この回路で、ノイズが入り電源２が不安定となり各トラ
ンジスタがカットオフするような状態が起こる場合、ま
ず、セット信号が入った状態で出力が高電位の場合には
、各トランジスタがカットオフする前の状態で、トラン
ジスタ１５．１７が導通状態にあり、コンデンサ２２は
放電され電荷は、蓄っていないが、コンデンサ２１１１
．）ランジスタ１４，１６がカットオンしているため高
電位に充電されている。このため各トランジスタがカッ
トオフしても、コンデンサ２１に蓄えられた電荷が抵抗
１１を通ってトランジスタ７０ペースに流れるためトラ
ンジスタ７を導通状態にする。
ンジスタがカットオフするような状態が起こる場合、ま
ず、セット信号が入った状態で出力が高電位の場合には
、各トランジスタがカットオフする前の状態で、トラン
ジスタ１５．１７が導通状態にあり、コンデンサ２２は
放電され電荷は、蓄っていないが、コンデンサ２１１１
．）ランジスタ１４，１６がカットオンしているため高
電位に充電されている。このため各トランジスタがカッ
トオフしても、コンデンサ２１に蓄えられた電荷が抵抗
１１を通ってトランジスタ７０ペースに流れるためトラ
ンジスタ７を導通状態にする。
このため電源が復帰したときトランジスタが導通状態に
あるため、トランジスタ８，９はカットオンし、出力端
子５は高電位に維持される。逆にリセット信号が入った
状態ではトランジスタ１４゜１６が導通状態にあり、コ
ンデンサ２１は放電され、電荷が蓄っていない状態にな
っているが逆にコンデンサ２２は高電位に充電されてい
るため電源が不安定となり、各トランジスタがカットオ
フした場合にはコンデンサ２２に蓄えられた電荷が抵抗
１０を通ってトランジスタ８０ベースに流れ、トランジ
スタ８を導通状態にする。このため電源が復帰したとき
、トランジスタ８が導通状態にあるため、トランジスタ
６．７はカットオンし、出力端子５は低電位に維持され
る。
あるため、トランジスタ８，９はカットオンし、出力端
子５は高電位に維持される。逆にリセット信号が入った
状態ではトランジスタ１４゜１６が導通状態にあり、コ
ンデンサ２１は放電され、電荷が蓄っていない状態にな
っているが逆にコンデンサ２２は高電位に充電されてい
るため電源が不安定となり、各トランジスタがカットオ
フした場合にはコンデンサ２２に蓄えられた電荷が抵抗
１０を通ってトランジスタ８０ベースに流れ、トランジ
スタ８を導通状態にする。このため電源が復帰したとき
、トランジスタ８が導通状態にあるため、トランジスタ
６．７はカットオンし、出力端子５は低電位に維持され
る。
以上のように、２つのコンデンサに蓄えられる電荷によ
り、フリップフロップ回路の誤動作を防止することがで
きる。
り、フリップフロップ回路の誤動作を防止することがで
きる。
＃４４図祉トランジスタ６．７のコレクタ出力をトラン
ジスタ２４を介してトランジスタ１５０ベースに与える
とともに、トランジスタ８，９のコレクタ出力をトラン
ジスタ２３を介してトランジスタ１４のベースに加えた
実施例で１回路の基本的動作は第３図のフリップフロッ
プ回路と変わらない。
ジスタ２４を介してトランジスタ１５０ベースに与える
とともに、トランジスタ８，９のコレクタ出力をトラン
ジスタ２３を介してトランジスタ１４のベースに加えた
実施例で１回路の基本的動作は第３図のフリップフロッ
プ回路と変わらない。
本発明によれば、自動車電装品のようなノイズの発生し
やすい場所で使われるフリップフロップ回路の誤動作を
有効に防止することができる。
やすい場所で使われるフリップフロップ回路の誤動作を
有効に防止することができる。
第１図は、従来のフリップフロップ回路の回路図、第２
図はその電圧波形図である。第３図は本発明の一実施例
によるフリップフロップ回路の回路図、第４図は本発明
の他の実施例によるフリップフロップ回路の回路図であ
る。 接地電位ライン・・・・・・ｌ、電源ライン・・・・・
・２．セット信号入力端子・・・・・・３．リセット信
号入力端子・・・・・・４．出力端子−・・・・５．ト
ランジスタ・・・・・・６〜９．１４〜１７，２３１２
４．抵抗・・・・・・ｌＯ〜１３゜１８〜２０．コンデ
ンサ・・・・・・２６，２７第１図 第３図
図はその電圧波形図である。第３図は本発明の一実施例
によるフリップフロップ回路の回路図、第４図は本発明
の他の実施例によるフリップフロップ回路の回路図であ
る。 接地電位ライン・・・・・・ｌ、電源ライン・・・・・
・２．セット信号入力端子・・・・・・３．リセット信
号入力端子・・・・・・４．出力端子−・・・・５．ト
ランジスタ・・・・・・６〜９．１４〜１７，２３１２
４．抵抗・・・・・・ｌＯ〜１３゜１８〜２０．コンデ
ンサ・・・・・・２６，２７第１図 第３図
Claims (1)
- 第１および第２の入力端子と第１および第２の出力端子
とを有する双安定回路と、＃第１および第２の出力端子
にそれぞれ接続された第１および第２の容量素子と、前
記第１および第２の出方端子からの信号を大刀信号とし
、第１および第２の出力信号を出力する差動増幅回路と
、前記第１および第２の容量素子にそれぞれコレクタ・
エミッタ間が並列に接続され、それぞれのベースに第
１および第２の出力信号を受ける第１および第２のトラ
ンジスタとを含むことを特徴とするフリップフロ、プ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057915A JPS60201717A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057915A JPS60201717A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201717A true JPS60201717A (ja) | 1985-10-12 |
Family
ID=13069288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057915A Pending JPS60201717A (ja) | 1984-03-26 | 1984-03-26 | フリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201717A (ja) |
-
1984
- 1984-03-26 JP JP59057915A patent/JPS60201717A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0136290B2 (ja) | ||
| JPS60201717A (ja) | フリツプフロツプ回路 | |
| US4339669A (en) | Current ramping controller circuit | |
| JPS6153893B2 (ja) | ||
| JPS60201718A (ja) | フリツプフロツプ回路 | |
| JP3791183B2 (ja) | リセット信号生成回路 | |
| JPS6131643B2 (ja) | ||
| JPH071865B2 (ja) | エミッタ結合論理回路 | |
| JPH07120965B2 (ja) | 電気回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS645384Y2 (ja) | ||
| JPH0212056B2 (ja) | ||
| SU809569A1 (ru) | Формирователь тактовых сигналов | |
| JP3327938B2 (ja) | 半導体集積回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS5929397Y2 (ja) | 単安定回路 | |
| JPH0237240Y2 (ja) | ||
| SU1539748A1 (ru) | Стабилизатор посто нного напр жени | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| SU1133651A1 (ru) | Эмиттерный повторитель | |
| JPH0119472Y2 (ja) | ||
| JP2821612B2 (ja) | 出力回路 | |
| JPS597765Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPS6150410B2 (ja) | ||
| JPH0721740B2 (ja) | 定電圧電源回路 |