JPH0317416B2 - - Google Patents
Info
- Publication number
- JPH0317416B2 JPH0317416B2 JP59124132A JP12413284A JPH0317416B2 JP H0317416 B2 JPH0317416 B2 JP H0317416B2 JP 59124132 A JP59124132 A JP 59124132A JP 12413284 A JP12413284 A JP 12413284A JP H0317416 B2 JPH0317416 B2 JP H0317416B2
- Authority
- JP
- Japan
- Prior art keywords
- mirror circuit
- switching transistor
- base current
- potential
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電源投入時にフリツプ・フロツプな
どのパルス回路を初期リセツトするパルス回路に
関するものである。
どのパルス回路を初期リセツトするパルス回路に
関するものである。
〔従来技術〕
従来のパルス回路を第１図に示す。第１図にお
いて、１はフリツプ・フロツプ、２はロジツクレ
ベルを反転するインバータ、３は定電流源、４は
初期リセツト解除時に定電流源３により充電され
るコンデンサ、５は初期リセツト時にコンデンサ
４を短絡するためにオンとなるスイツチングトラ
ンジスタ、６は初期リセツト解除時にスイツチン
グトランジスタ５をオフとするスイツチングトラ
ンジスタ、７および８はスイツチングトランジス
タ５および６にベース電流を供給するための抵
抗、９はレベルシフト用のダイオード、２０はこ
の回路用の直流電源であり、Ａ，Ｂは節点であ
る。
いて、１はフリツプ・フロツプ、２はロジツクレ
ベルを反転するインバータ、３は定電流源、４は
初期リセツト解除時に定電流源３により充電され
るコンデンサ、５は初期リセツト時にコンデンサ
４を短絡するためにオンとなるスイツチングトラ
ンジスタ、６は初期リセツト解除時にスイツチン
グトランジスタ５をオフとするスイツチングトラ
ンジスタ、７および８はスイツチングトランジス
タ５および６にベース電流を供給するための抵
抗、９はレベルシフト用のダイオード、２０はこ
の回路用の直流電源であり、Ａ，Ｂは節点であ
る。
次に、
(イ) 直流電源２０が緩やかに立ち上がる場合と、
(ロ) 直流電源２０が急峻に立ち上がる場合
とについて説明する。
まず(イ)の場合について第１図と第２図を用いて
説明する。第２図において、第２図ａは直流電源
２０の電位が時間とともに増加することを示し、
第２図ｂは節点Ａの電位の変化を示し、第２図ｃ
は節点Ｂの電位の変化を示し、第２図ｄはインバ
ータ２の出力端子電位の変化を示しており、２１
は直流電源２０の電位の立ち上がりを示す直線、
２２は節点Ａの電位を示す曲線、２３は節点Ｂの
電位を示す曲線、２４はインバータ２の出力端子
電位を示す曲線、２５は初期リセツト時間に関係
する電位差、２６はアース電位、２７は初期リセ
ツト時間を決定する伝播遅延時間、t1はスイツチ
ングトランジスタ５のオン動作開始時刻、t2はス
イツチングトランジスタ６のオン動作開始時刻で
ある。
説明する。第２図において、第２図ａは直流電源
２０の電位が時間とともに増加することを示し、
第２図ｂは節点Ａの電位の変化を示し、第２図ｃ
は節点Ｂの電位の変化を示し、第２図ｄはインバ
ータ２の出力端子電位の変化を示しており、２１
は直流電源２０の電位の立ち上がりを示す直線、
２２は節点Ａの電位を示す曲線、２３は節点Ｂの
電位を示す曲線、２４はインバータ２の出力端子
電位を示す曲線、２５は初期リセツト時間に関係
する電位差、２６はアース電位、２７は初期リセ
ツト時間を決定する伝播遅延時間、t1はスイツチ
ングトランジスタ５のオン動作開始時刻、t2はス
イツチングトランジスタ６のオン動作開始時刻で
ある。
電源が投入されると直流電源２０は第２図ａに
示すように緩やかに立ち上がるが、 抵抗７の抵抗値＜抵抗８の抵抗値 の関係および、 スイツチングトランジスタ５のスレシユホール
ドレベル＜ダイオード９を含めたスイツチングト
ランジスタ６のスレシユホールドレベルの関係か
ら、まずスイツチングトランジスタ５が直流電源
２０の電位２１のレベル1VBEでオンし、節点Ａ
の電位をロジツクレベル「Ｌ」にする。つまりコ
ンデンサ４の電荷を引抜く。そうするとインバー
タ２の出力端子電位２４およびフリツプ・フロツ
プ１のリセツト端子電位がロジツクレベル「Ｈ」
となり、フリツプ・フロツ１はリセツトされる。
その後直流電源２０の電位が電位差２５だけ上昇
して其のレベルが2VBEになるとスイツチングト
ランジスタ６がオンとなり、スイツチングトラン
ジスタ５はベース供給電流がなくなるためオフに
なる。その時点よりコンデンサ４に定電流源３の
電流による充電が開始される。コンデンサ４の充
電により節点Ａの電位２２が上昇しロジツクレベ
ル「Ｈ」に達すると、インバータ２の出力端電位
２４およびフリツプ・フロツプ１のリセツト端子
電位はロジツクレベル「Ｌ」となり、フリツプ・
フロツプ１の初期リセツトは解除される。
示すように緩やかに立ち上がるが、 抵抗７の抵抗値＜抵抗８の抵抗値 の関係および、 スイツチングトランジスタ５のスレシユホール
ドレベル＜ダイオード９を含めたスイツチングト
ランジスタ６のスレシユホールドレベルの関係か
ら、まずスイツチングトランジスタ５が直流電源
２０の電位２１のレベル1VBEでオンし、節点Ａ
の電位をロジツクレベル「Ｌ」にする。つまりコ
ンデンサ４の電荷を引抜く。そうするとインバー
タ２の出力端子電位２４およびフリツプ・フロツ
プ１のリセツト端子電位がロジツクレベル「Ｈ」
となり、フリツプ・フロツ１はリセツトされる。
その後直流電源２０の電位が電位差２５だけ上昇
して其のレベルが2VBEになるとスイツチングト
ランジスタ６がオンとなり、スイツチングトラン
ジスタ５はベース供給電流がなくなるためオフに
なる。その時点よりコンデンサ４に定電流源３の
電流による充電が開始される。コンデンサ４の充
電により節点Ａの電位２２が上昇しロジツクレベ
ル「Ｈ」に達すると、インバータ２の出力端電位
２４およびフリツプ・フロツプ１のリセツト端子
電位はロジツクレベル「Ｌ」となり、フリツプ・
フロツプ１の初期リセツトは解除される。
つまり電源初期リセツトが働いたことになる。
次に(ロ)の場合について第１図と第３図を用いて
説明する。この場合スイツチングトランジスタ５
が時刻t1でオンとなるが、充分オンとならないう
ちに時刻t2でスイツチングトランジスタ６がオン
してしまい、フリツプ・フロツプ１のリセツト端
子電位がロジツクレベル「Ｈ」にならない状態、
すなわち、初期リセツトがかからない状態になつ
てしまうという問題点があつた。
説明する。この場合スイツチングトランジスタ５
が時刻t1でオンとなるが、充分オンとならないう
ちに時刻t2でスイツチングトランジスタ６がオン
してしまい、フリツプ・フロツプ１のリセツト端
子電位がロジツクレベル「Ｈ」にならない状態、
すなわち、初期リセツトがかからない状態になつ
てしまうという問題点があつた。
本発明はこのような点に鑑みてなされたもので
あり、その目的とするところは、初期リセツトの
開始時刻を決定する第１のスイツチングトランジ
スタに対し初期リセツトの終了時刻を決定する第
２のスイツチングトランジスタを従来よりもさら
に遅くオンさせて第１のスイツチングトランジス
タを確実にオンさせることにより、フリツプ・フ
ロツプなどのパルス回路の初期リセツトミスを防
止するパルス回路を提供することにある。このよ
うな目的を達成するために本発明は、ダイオード
と抵抗から構成され第２のスイツチングトランジ
スタに遅延特性を持たせるための遅延駆動源を設
けたものである。
あり、その目的とするところは、初期リセツトの
開始時刻を決定する第１のスイツチングトランジ
スタに対し初期リセツトの終了時刻を決定する第
２のスイツチングトランジスタを従来よりもさら
に遅くオンさせて第１のスイツチングトランジス
タを確実にオンさせることにより、フリツプ・フ
ロツプなどのパルス回路の初期リセツトミスを防
止するパルス回路を提供することにある。このよ
うな目的を達成するために本発明は、ダイオード
と抵抗から構成され第２のスイツチングトランジ
スタに遅延特性を持たせるための遅延駆動源を設
けたものである。
本発明を実施例に基づき詳細に説明する。第４
図に本発明に係わるパルス回路の一一実施例を示
す。第４図において、１０および１１はスイツチ
ングトランジスタ５および６にベース電流を与え
るPNPミラー回路、１２および１３はPNPミラ
ー回路にベース電流を与えるNPNミラー回路、
１４，１５，１６および１７，１８，１９は
NPNミラー回路１２，１３にベース電流を与え
るための遅延駆動源を構成するダイオードおよび
抵抗、２１はPNPミラー回路１０のコレクタと
スイツチングトランジスタ５のベースとを接続す
る信号線路、２２はPNPミラー回路１１のコレ
クタとスイツチングトランジスタ６のベースとを
接続する信号線路である。なお第４図において第
１図と同一部分又は相等部分には同一符号が付し
てある。
図に本発明に係わるパルス回路の一一実施例を示
す。第４図において、１０および１１はスイツチ
ングトランジスタ５および６にベース電流を与え
るPNPミラー回路、１２および１３はPNPミラ
ー回路にベース電流を与えるNPNミラー回路、
１４，１５，１６および１７，１８，１９は
NPNミラー回路１２，１３にベース電流を与え
るための遅延駆動源を構成するダイオードおよび
抵抗、２１はPNPミラー回路１０のコレクタと
スイツチングトランジスタ５のベースとを接続す
る信号線路、２２はPNPミラー回路１１のコレ
クタとスイツチングトランジスタ６のベースとを
接続する信号線路である。なお第４図において第
１図と同一部分又は相等部分には同一符号が付し
てある。
次に第４図、第５図を用いて本装置の動作につ
いて説明する。第５図においてt3はスイツチング
トランジスタ６のオン動作開始時刻である。なお
第５図において第３図と同一部分又は相等部分に
は同一符号が付してある。
いて説明する。第５図においてt3はスイツチング
トランジスタ６のオン動作開始時刻である。なお
第５図において第３図と同一部分又は相等部分に
は同一符号が付してある。
第４図におけるダイオード１４，１５，１６お
よび抵抗１７，１８，１９は遅延駆動源を構成
し、ダイオード１４は抵抗１７を介してダイオー
ド１５に並列に接続されているためにそのアノー
ド電位の立ち上がりはダイオード１５と比較して
遅い。またダイオード１４はNPNミラー回路１
３にベース電流を与え、ダイオード１５はNPN
ミラー回路１２にベース電流を与える。従つて
NPNミラー回路１３はNPNミラー回路１２がオ
ンになつた後オンとなる。NPNミラー回路１３
のオン信号はPNPミラー回路１１、信号線路２
２を経由してスイツチングトランジスタ６に伝わ
り、PNPミラー回路１２のオン信号はPNPミラ
ー回路１０、信号線路２１を経由してスイツチン
グトランジスタ５に伝わるので、スイツチングト
ランジスタ６はスイツチングトランジスタ５がオ
ンになつた後にオンになる。第５図において、ス
イツチングトランジスタ５がオンになる時刻t1と
スイツチングトランジスタ６がオンになる時刻t3
との差が伝播遅延時間２７になる。つまりこの伝
播遅延時間２７はダイオード１４および１５によ
り決定され、この伝播遅延時間２７によりスイツ
チングトランジスタ５は確実にオン動作し、初期
リセツトは確実なものとなる。第５図における時
刻t2は、従来例におけるスイツチングトランジス
タ６のオン動作開始時刻である。本回路における
スイツチングトランジスタ６は、そのオン動作開
始時刻がt3であるので、オン動作開始が従来例よ
りもt3−t2の時間分遅延することになる。
よび抵抗１７，１８，１９は遅延駆動源を構成
し、ダイオード１４は抵抗１７を介してダイオー
ド１５に並列に接続されているためにそのアノー
ド電位の立ち上がりはダイオード１５と比較して
遅い。またダイオード１４はNPNミラー回路１
３にベース電流を与え、ダイオード１５はNPN
ミラー回路１２にベース電流を与える。従つて
NPNミラー回路１３はNPNミラー回路１２がオ
ンになつた後オンとなる。NPNミラー回路１３
のオン信号はPNPミラー回路１１、信号線路２
２を経由してスイツチングトランジスタ６に伝わ
り、PNPミラー回路１２のオン信号はPNPミラ
ー回路１０、信号線路２１を経由してスイツチン
グトランジスタ５に伝わるので、スイツチングト
ランジスタ６はスイツチングトランジスタ５がオ
ンになつた後にオンになる。第５図において、ス
イツチングトランジスタ５がオンになる時刻t1と
スイツチングトランジスタ６がオンになる時刻t3
との差が伝播遅延時間２７になる。つまりこの伝
播遅延時間２７はダイオード１４および１５によ
り決定され、この伝播遅延時間２７によりスイツ
チングトランジスタ５は確実にオン動作し、初期
リセツトは確実なものとなる。第５図における時
刻t2は、従来例におけるスイツチングトランジス
タ６のオン動作開始時刻である。本回路における
スイツチングトランジスタ６は、そのオン動作開
始時刻がt3であるので、オン動作開始が従来例よ
りもt3−t2の時間分遅延することになる。
時刻t3にスイツチングトランジスタ６がオンす
ると、スイツチングトランジスタ５はそのベース
電位がアース電位２６となることによりオフとな
る。
ると、スイツチングトランジスタ５はそのベース
電位がアース電位２６となることによりオフとな
る。
スイツチングトランジスタ５がオフになると、
コンデンサ４は短絡状態から開放され定電流源３
により充電を開始する。充電による電位が上昇
し、節点Ａの電位がロジツクレベル「Ｈ」に達す
ると、インバータ２の出力端電位２４およびフリ
ツプ・フロツプ１のリセツト端子電位はロジツク
レベル「Ｌ」となり、初期リセツトは終了する。
コンデンサ４は短絡状態から開放され定電流源３
により充電を開始する。充電による電位が上昇
し、節点Ａの電位がロジツクレベル「Ｈ」に達す
ると、インバータ２の出力端電位２４およびフリ
ツプ・フロツプ１のリセツト端子電位はロジツク
レベル「Ｌ」となり、初期リセツトは終了する。
以上のように本発明は、ダイオードと抵抗とで
構成される遅延駆動源に遅延特性を持たせること
により、電源投入時の初期リセツトを行なうコン
デンサの短絡・開放を制御するスイツチングトラ
ンジスタの動作を確実なものとしたので、フリツ
プ・フロツプなどのパルス回路のリセツトミスが
なくなるという効果がある。
構成される遅延駆動源に遅延特性を持たせること
により、電源投入時の初期リセツトを行なうコン
デンサの短絡・開放を制御するスイツチングトラ
ンジスタの動作を確実なものとしたので、フリツ
プ・フロツプなどのパルス回路のリセツトミスが
なくなるという効果がある。
第１図は従来のパルス回路図、第２図ａ〜ｄお
よび第３図ａ〜ｄはその動作を説明するための波
形図、第４図は本発明に係わるパルス回路の一実
施例を示す回路図、第５図ａ〜ｄはその動作を説
明するための波形図である。 １……フリツプ・フロツプ、２……インバー
タ、３……定電流源、４……コンデンサ、５，６
……スイツチングトランジスタ、１０，１１……
PNPミラー回路、１２，１３……NPNミラー回
路、１４，１５，１６……ダイオード、１７，１
８，１９……抵抗、２０……直流電源、２１，２
２，２３，２４……電位、２５……電位差、２６
……アース電位、２７……伝播遅延時間。
よび第３図ａ〜ｄはその動作を説明するための波
形図、第４図は本発明に係わるパルス回路の一実
施例を示す回路図、第５図ａ〜ｄはその動作を説
明するための波形図である。 １……フリツプ・フロツプ、２……インバー
タ、３……定電流源、４……コンデンサ、５，６
……スイツチングトランジスタ、１０，１１……
PNPミラー回路、１２，１３……NPNミラー回
路、１４，１５，１６……ダイオード、１７，１
８，１９……抵抗、２０……直流電源、２１，２
２，２３，２４……電位、２５……電位差、２６
……アース電位、２７……伝播遅延時間。
Claims (1)
- １ 電源投入時にフリツプ・フロツプなどのパル
ス回路を初期リセツトするために充放電を行なう
コンデンサと、前記コンデンサに充放電を行なわ
せる第１および第２のスイツチングトランジスタ
と、初期リセツト時に前記第１のスイツチングト
ランジスタに電流を与え初期リセツト解除時に前
記コンデンサに電流を与える定電流源と、初期リ
セツト時に前記第１のスイツチングトランジスタ
にベース電流を与える第１のPNPミラー回路と、
初期リセツト解除時に前記第２のスイツチングト
ランジスタにベース電流を与える第２のPNPミ
ラー回路と、初期リセツト時に前記第１のPNP
ミラー回路にベース電流を与える第１のNPNミ
ラー回路と初期リセツト解除時に前記第２の
PNPミラー回路にベース電流を与える第２の
NPNミラー回路と、前記第１のNPNミラー回路
にベース電流を与えるとともにこのベース電流よ
りも立ち上がりが遅れたベース電流を前記第２の
NPNミラー回路に与える遅延駆動源とを備えた
ことを特徴とするパルス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124132A JPS613519A (ja) | 1984-06-15 | 1984-06-15 | パルス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124132A JPS613519A (ja) | 1984-06-15 | 1984-06-15 | パルス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613519A JPS613519A (ja) | 1986-01-09 |
| JPH0317416B2 true JPH0317416B2 (ja) | 1991-03-08 |
Family
ID=14877709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124132A Granted JPS613519A (ja) | 1984-06-15 | 1984-06-15 | パルス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613519A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110673683B (zh) * | 2019-10-14 | 2020-11-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种低温漂延时驱动控制器 |
-
1984
- 1984-06-15 JP JP59124132A patent/JPS613519A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS613519A (ja) | 1986-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58500864A (ja) | 電子点火装置又はその類似物に使用する雑音ブランカ回路 | |
| JPH0317416B2 (ja) | ||
| US4268763A (en) | Conditioning circuit for use with I2 L and ISL logic arrays embodying two power supplies | |
| US5319251A (en) | Circuit arrangement for generating a switching pulse from a square-wave signal | |
| US3467838A (en) | Electric pulse delay circuit | |
| JPS6116590Y2 (ja) | ||
| JPH0560284B2 (ja) | ||
| JP3457924B2 (ja) | トランジスタ駆動回路 | |
| JPS645384Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH0450660Y2 (ja) | ||
| JPS5843436Y2 (ja) | 駆動回路 | |
| JPH0261814B2 (ja) | ||
| JPH07235866A (ja) | 起動回路およびリセット回路 | |
| JPH077910B2 (ja) | パワ−オン・リセツト回路 | |
| JPH0224271Y2 (ja) | ||
| JP2731526B2 (ja) | インバータ装置 | |
| JPH057778Y2 (ja) | ||
| SU1026287A1 (ru) | Релаксационный генератор | |
| SU942135A2 (ru) | Формирователь тока дл магнитного запоминающего устройства | |
| JPH0161261B2 (ja) | ||
| JPH0245378B2 (ja) | ||
| JPS5840414Y2 (ja) | 初期セツトパルス発生回路 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| SU1667225A1 (ru) | Триггер Шмитта |