JPH03175626A - 集積回路およびその製法 - Google Patents
集積回路およびその製法Info
- Publication number
- JPH03175626A JPH03175626A JP2032016A JP3201690A JPH03175626A JP H03175626 A JPH03175626 A JP H03175626A JP 2032016 A JP2032016 A JP 2032016A JP 3201690 A JP3201690 A JP 3201690A JP H03175626 A JPH03175626 A JP H03175626A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- silicide layer
- layer
- doped
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、集積回路の製造に関し、特に集積回路の多層
構造体における反応バリヤの製造に関する。
構造体における反応バリヤの製造に関する。
〔従来の技術１
集積回路における多層複合構造体の製造において、２つ
の近接した層における元素の反応を最小にするために、
しばしばアイソレーションまたはバリヤ層を使用するこ
とが必要である。
の近接した層における元素の反応を最小にするために、
しばしばアイソレーションまたはバリヤ層を使用するこ
とが必要である。
この目的のために、多層構造体が、選定された材料から
なるアイソレーション層を含むことがある。このアイソ
レーション層を用いる理由は、この層の存在によりこの
層が分離している２つの層の反応を阻止することにある
。
なるアイソレーション層を含むことがある。このアイソ
レーション層を用いる理由は、この層の存在によりこの
層が分離している２つの層の反応を阻止することにある
。
この１つの例は、ケイ化金属が半導体基板の上に使用さ
れる多層複合構造体を形成することである。この多層複
合構造体の１つの例は、ＭＯＳダイナミック・ランダム
・アクセス・メモリにおけるパス・トランジスタの製造
にある１例えば、第１の層はドープされた半導体基板の
中または上に形成されたソースドレイン領域で、第２の
層はソースドレイン領域と金属導体層との間の電気的結
合を容易にするケイ化金属からなる電気的相互連結層で
あってちよい。
れる多層複合構造体を形成することである。この多層複
合構造体の１つの例は、ＭＯＳダイナミック・ランダム
・アクセス・メモリにおけるパス・トランジスタの製造
にある１例えば、第１の層はドープされた半導体基板の
中または上に形成されたソースドレイン領域で、第２の
層はソースドレイン領域と金属導体層との間の電気的結
合を容易にするケイ化金属からなる電気的相互連結層で
あってちよい。
ケイ化金属の金属成分（そしてより少ない方の範囲では
ケイ化物成分）は、ケイ化金属と基板との間の境界領域
からドーパントを吸収する血肉があり、従って、境界領
域に近接した基板の領域におけるドーパントを空乏状態
にする。
ケイ化物成分）は、ケイ化金属と基板との間の境界領域
からドーパントを吸収する血肉があり、従って、境界領
域に近接した基板の領域におけるドーパントを空乏状態
にする。
ドーパントは、境界領域および境界領域に近接したケイ
化金属における粒界の少なくとも一方に沿うケイ化物の
金属成分と化合物を形成する傾向がある。基板のこの空
乏領域は、半導体デバイスの性能を落すか、または動作
不能をちたらす可能性がある。
化金属における粒界の少なくとも一方に沿うケイ化物の
金属成分と化合物を形成する傾向がある。基板のこの空
乏領域は、半導体デバイスの性能を落すか、または動作
不能をちたらす可能性がある。
さらに、望ましくない化合物の層は低導電率を示すこと
があり、またこのことは前記の有害な結果をもたらすこ
とがある。この現象は、ムラルカおよびウィリアムズの
著作による「ケイ化シリコンおよびケイ化物におけるド
ーパント再分布−多結晶シリコン二層構造体Ｊ 、 Ｊ
、ＶａｃＳｃｉ、 Ｔｅｃｈｎｏｌ、 Ｂ５（６１
，１９８７年１１月り１２月、 ｐｐ。
があり、またこのことは前記の有害な結果をもたらすこ
とがある。この現象は、ムラルカおよびウィリアムズの
著作による「ケイ化シリコンおよびケイ化物におけるド
ーパント再分布−多結晶シリコン二層構造体Ｊ 、 Ｊ
、ＶａｃＳｃｉ、 Ｔｅｃｈｎｏｌ、 Ｂ５（６１
，１９８７年１１月り１２月、 ｐｐ。
１６７４−１６８８ （および、これに引用された参考
文献）に記載されている。
文献）に記載されている。
［発明が解決しようとする課題］
Ｃ，Ｂ、クーパーおよびＲ，Ａ、パラエルによる他の著
作、すなわちｒタンタラムおよびケイ化モリブデン／Ｎ
”ポリシリコン二重層の形成時にドーパント再分布を制
御するための急速熱処理の利用Ｊ 、 ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ ＬｅｔｔｅｒｓＶｏ
ｌ、 ＥＤＬ−６、１９８５年 ５月、 Ｐ、２３４
にドーパント再分布を処理する方法が記載されている。
作、すなわちｒタンタラムおよびケイ化モリブデン／Ｎ
”ポリシリコン二重層の形成時にドーパント再分布を制
御するための急速熱処理の利用Ｊ 、 ＩＥＥＥ Ｅｌ
ｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ ＬｅｔｔｅｒｓＶｏ
ｌ、 ＥＤＬ−６、１９８５年 ５月、 Ｐ、２３４
にドーパント再分布を処理する方法が記載されている。
ここには、急速熱処理によってドーパント再分布を制御
することが提案されている。この方法ではドーパントの
拡散を減少させることができるが、ケイ化金属−半導体
境界部に近接した０、 ００１〜０．０１ミクロンの範
囲の距離にわたるドーパントの再分布を排除することが
できない。
することが提案されている。この方法ではドーパントの
拡散を減少させることができるが、ケイ化金属−半導体
境界部に近接した０、 ００１〜０．０１ミクロンの範
囲の距離にわたるドーパントの再分布を排除することが
できない。
ステイーブンスｅｔ ａｌ、特許（米国特許明細書第４
７８４９７３号）のケイ化物／窒化物接触半導体のケイ
化物の厚さを制御する方法には、集積回路における接触
開口とトランジスタ・ターミナルとの間の制御層を形成
するための方法が開示されている。この発明の第一番目
の局面によると、シリコン、酸素および窒素からなる化
合物を有する薄い制御層が熱処理によって形成される。
７８４９７３号）のケイ化物／窒化物接触半導体のケイ
化物の厚さを制御する方法には、集積回路における接触
開口とトランジスタ・ターミナルとの間の制御層を形成
するための方法が開示されている。この発明の第一番目
の局面によると、シリコン、酸素および窒素からなる化
合物を有する薄い制御層が熱処理によって形成される。
遷移金属の層は接触領域の上に堆積され、再度熱処理さ
れる間に反応し、例えばチタン、シリコン、酸素および
窒素からなる化合物を形成する。制御層は、チタンに対
するシリコンの拡散速度を遅らせることにより、好まし
くないスパイクやそれらに基づくトランジスタの不良を
防止すると考えられている。
れる間に反応し、例えばチタン、シリコン、酸素および
窒素からなる化合物を形成する。制御層は、チタンに対
するシリコンの拡散速度を遅らせることにより、好まし
くないスパイクやそれらに基づくトランジスタの不良を
防止すると考えられている。
米国特許明細書第４７８４９７３号に記載された発明の
第２の局面は、チタンのような遷移金属の層を前述した
構造体の上に堆積し、ついで、この構造体を窒素雰囲気
下で熱的に反応させることにより、前記層を実質的に窒
化チタンに変化させるりのである。かくして形成された
層は、また、これに続く熱サイクルの間、シリコン拡散
に対するバリヤとして作用する。
第２の局面は、チタンのような遷移金属の層を前述した
構造体の上に堆積し、ついで、この構造体を窒素雰囲気
下で熱的に反応させることにより、前記層を実質的に窒
化チタンに変化させるりのである。かくして形成された
層は、また、これに続く熱サイクルの間、シリコン拡散
に対するバリヤとして作用する。
米国特許明細書第４７８４９７３号にしたがって形成さ
れた反応バリヤは、シリコンの移動を遅らせるのに効果
的であるが、このバリヤは、シリコンから近接したケイ
化金属へのボロンのようなドーパントの移動を遅らせる
のに限定的な効果を有するのみである。さらに、米国特
許明細書第４７８４９７３号の記載に基づく反応バリヤ
の形成には、特別なデポジションおよび連続する通常の
半導体処理での熱サイクルとの追加が必要となる。従っ
て、この反応バリヤは、ドーパントの望ましくない移動
を遅らせるための十分に満足のいく手段を備えていない
ことになる。
れた反応バリヤは、シリコンの移動を遅らせるのに効果
的であるが、このバリヤは、シリコンから近接したケイ
化金属へのボロンのようなドーパントの移動を遅らせる
のに限定的な効果を有するのみである。さらに、米国特
許明細書第４７８４９７３号の記載に基づく反応バリヤ
の形成には、特別なデポジションおよび連続する通常の
半導体処理での熱サイクルとの追加が必要となる。従っ
て、この反応バリヤは、ドーパントの望ましくない移動
を遅らせるための十分に満足のいく手段を備えていない
ことになる。
そこで、本発明は、半導体デバイスにおける望ましくな
いドーパントの移動に起因する問題を最小限にする反応
バリヤを提供することを目的とする。
いドーパントの移動に起因する問題を最小限にする反応
バリヤを提供することを目的とする。
本発明のさらなる目的は、材料の追加的な層のデポジシ
ョンを必要としない反応バリヤを提供することにある。
ョンを必要としない反応バリヤを提供することにある。
〔課題を解決するための手段・作用効果］本発明は、多
層膜形成された集積回路における２層、例えば下層とそ
の上の層（上層）との間の境界面に近接した反応バリヤ
を形成するための方法を提供するちのである。１つまた
は２つ以上の活性原子種が、好ましくは境界面または境
界面の付近を除いた上層に配列されるように計算された
エネルギーで注入され、これによって境界面または境界
面の付近に反応バリヤが形成される。さらに、注入によ
って形成された構造体を焼きもどす工程が付加され、こ
れによって反応バリヤの効果がさらに増大する。
層膜形成された集積回路における２層、例えば下層とそ
の上の層（上層）との間の境界面に近接した反応バリヤ
を形成するための方法を提供するちのである。１つまた
は２つ以上の活性原子種が、好ましくは境界面または境
界面の付近を除いた上層に配列されるように計算された
エネルギーで注入され、これによって境界面または境界
面の付近に反応バリヤが形成される。さらに、注入によ
って形成された構造体を焼きもどす工程が付加され、こ
れによって反応バリヤの効果がさらに増大する。
特定の実施例では、ドープされた半導体基板とその上に
ケイ化金属を有する多層構造体において、ボロンがケイ
化金属層内の境界面の付近に注入され、ついで窒素の注
入が行われる。さらに、こうして形成された反応バリヤ
を窒素含有雰囲気下で焼きちどしてちよい。
ケイ化金属を有する多層構造体において、ボロンがケイ
化金属層内の境界面の付近に注入され、ついで窒素の注
入が行われる。さらに、こうして形成された反応バリヤ
を窒素含有雰囲気下で焼きちどしてちよい。
［実施例］
以下、本発明の実施例を図面に基いて説明する。第１図
は当該分野で既知の一般的な多層複合体を示している。
は当該分野で既知の一般的な多層複合体を示している。
第１図はドープされたシリコン層１２を備えている。こ
のシリコン層１２はその上に堆積されたケイ化金属層１
４（代表的な厚さは０．１〜０．３ミクロン）を備えて
いる。後により詳細に説明するドープされた基板として
は当該分野で既知のように、例えばボロン、砒素または
燐でドープした単結晶または多結晶のシリコンを用いる
ことが可能である。ケイ化金属ＦＦ１４としてはケイ化
チタン、ケイ化タングステン、ケイ化クンタルまたはシ
リコンと混合された高融点金属あるいは遷移金属でもよ
い、このように低抵抗複合構造体が当該分野で知られて
いるように形成される。境界領域１６がケイ化金属と基
板とが接する部分に形成されている。
のシリコン層１２はその上に堆積されたケイ化金属層１
４（代表的な厚さは０．１〜０．３ミクロン）を備えて
いる。後により詳細に説明するドープされた基板として
は当該分野で既知のように、例えばボロン、砒素または
燐でドープした単結晶または多結晶のシリコンを用いる
ことが可能である。ケイ化金属ＦＦ１４としてはケイ化
チタン、ケイ化タングステン、ケイ化クンタルまたはシ
リコンと混合された高融点金属あるいは遷移金属でもよ
い、このように低抵抗複合構造体が当該分野で知られて
いるように形成される。境界領域１６がケイ化金属と基
板とが接する部分に形成されている。
前記したように、境界領域１６に近い側のシリコン層１
２のドーパントは、矢印１７で示すように境界領域１６
に近い側のケイ化金属の方へ引きつけられ、または移動
する傾向がある。シリコン層１２の境界領域１６に近い
側のドーパントは減少するため、動作の信頼性に欠ける
ことになる。
２のドーパントは、矢印１７で示すように境界領域１６
に近い側のケイ化金属の方へ引きつけられ、または移動
する傾向がある。シリコン層１２の境界領域１６に近い
側のドーパントは減少するため、動作の信頼性に欠ける
ことになる。
なお、ケイ化金属ドーパント化合物（例えば、Ｔｉｔ
５ｉｘＢｙ）の低、ｔＸ電層がケイ化金属層１４の境界
領域１６に近い側に生ずることがある。この低導電層は
制御され、かつ予測しつる態様で形成されないので、こ
の低導電層の役割は、全くなんの役に立たない状態から
シリコン層１２とのケイ化金属Ｆｉｌ１４の接続不良を
６たらすにいたるまでの範囲にわたってばらつくことに
なる。
５ｉｘＢｙ）の低、ｔＸ電層がケイ化金属層１４の境界
領域１６に近い側に生ずることがある。この低導電層は
制御され、かつ予測しつる態様で形成されないので、こ
の低導電層の役割は、全くなんの役に立たない状態から
シリコン層１２とのケイ化金属Ｆｉｌ１４の接続不良を
６たらすにいたるまでの範囲にわたってばらつくことに
なる。
第２図には本発明による反応バリヤ１８が示されている
０反応バリヤ１８は、境界領域１６にまたは境界領域１
６の付近に１つまたは１つ以上の高エネルギー原子種を
注入することによって形成する。ケイ化金属層の体積後
、原子種をケイ化金属１４の上面から注入する。この注
入は、ケイ化金属層１４の下部にイオンが高密度で注入
されるように、特に境界領域１６側のケイ化金属層１４
に約０．００１から０，０１ミクロンの範囲内で注入さ
れるように計算されたエネルギーで行う１本発明の一実
施例では、注入されるイオンとしてはボロンおよび窒素
を用いてもよい。注入の態様は１本発明の本実施例では
重要ではない、矢印２０は注入を示し、注入は周知の装
置を用いて行う、最後に、このように形成された構造体
に対し当該分野で知らされているように制御された雰囲
気で焼きちどじを行って６よい、焼きらどしにより反応
バリヤ１８の性能が向上する。
０反応バリヤ１８は、境界領域１６にまたは境界領域１
６の付近に１つまたは１つ以上の高エネルギー原子種を
注入することによって形成する。ケイ化金属層の体積後
、原子種をケイ化金属１４の上面から注入する。この注
入は、ケイ化金属層１４の下部にイオンが高密度で注入
されるように、特に境界領域１６側のケイ化金属層１４
に約０．００１から０，０１ミクロンの範囲内で注入さ
れるように計算されたエネルギーで行う１本発明の一実
施例では、注入されるイオンとしてはボロンおよび窒素
を用いてもよい。注入の態様は１本発明の本実施例では
重要ではない、矢印２０は注入を示し、注入は周知の装
置を用いて行う、最後に、このように形成された構造体
に対し当該分野で知らされているように制御された雰囲
気で焼きちどじを行って６よい、焼きらどしにより反応
バリヤ１８の性能が向上する。
境界領域１６にまたはその付近に原子種を注入すると、
境界領域１６の側のケイ化金属およびその付近に薄い反
応バリヤ１８が形成される。この反応バリヤ１８は、
０．００１から０．０１ミクロンの範囲の厚さであるこ
とが好ましい、境界領域１６の付近のケイ化金属層１４
に原子種を注入することにより、ケイ化金属１４に制御
されかつそのために予測可能な反応が生じて境界領域１
６の付近に反応バリヤ１８が形成される。境界領域１６
の付近のケイ化金属に反応バリヤ１８が形成されるのは
、ケイ化金属の原子結合が境界領域に沿って破壊される
かまたは不完全になるものと考えられる６反応バリヤが
形成される割合は、ケイ化金属の内部またはシリコン層
の内部よりも境界領域付近の方がかなり高いと考えられ
る。さらに、イオンの注入は粒界をふさぐと考えられる
。すなわち、イオンの注入は粒界に沿うケイ化金属のダ
ングリング・ボンドとの化合物を形成し、かくしてシリ
コン層からケイ化金属の粒界へのドーパントの移動また
は吸収を阻止すると考えられる０本発明に係る方法によ
る制御された反応は、例えば、ＴｉｗＳｉｘＢｙＮｚ
（ケイ化金属がケイ化チタンで、かつ注入された原子種
がボロンおよび窒素であると仮定した場合）のような化
合物の薄い反応バリヤ１８を生成する０反応バリヤ１８
の導電率が低ければ、比較的厚さが薄い反応バリヤは、
当該分野で知られているようにトンネル効果による電流
の流れを許す、このために、右動な反応バリヤを効果的
にかつ最小のプロセス ステップを追加することによっ
て形成する。
境界領域１６の側のケイ化金属およびその付近に薄い反
応バリヤ１８が形成される。この反応バリヤ１８は、
０．００１から０．０１ミクロンの範囲の厚さであるこ
とが好ましい、境界領域１６の付近のケイ化金属層１４
に原子種を注入することにより、ケイ化金属１４に制御
されかつそのために予測可能な反応が生じて境界領域１
６の付近に反応バリヤ１８が形成される。境界領域１６
の付近のケイ化金属に反応バリヤ１８が形成されるのは
、ケイ化金属の原子結合が境界領域に沿って破壊される
かまたは不完全になるものと考えられる６反応バリヤが
形成される割合は、ケイ化金属の内部またはシリコン層
の内部よりも境界領域付近の方がかなり高いと考えられ
る。さらに、イオンの注入は粒界をふさぐと考えられる
。すなわち、イオンの注入は粒界に沿うケイ化金属のダ
ングリング・ボンドとの化合物を形成し、かくしてシリ
コン層からケイ化金属の粒界へのドーパントの移動また
は吸収を阻止すると考えられる０本発明に係る方法によ
る制御された反応は、例えば、ＴｉｗＳｉｘＢｙＮｚ
（ケイ化金属がケイ化チタンで、かつ注入された原子種
がボロンおよび窒素であると仮定した場合）のような化
合物の薄い反応バリヤ１８を生成する０反応バリヤ１８
の導電率が低ければ、比較的厚さが薄い反応バリヤは、
当該分野で知られているようにトンネル効果による電流
の流れを許す、このために、右動な反応バリヤを効果的
にかつ最小のプロセス ステップを追加することによっ
て形成する。
反応バリヤ１８の効果を増大させるために、構造体を約
７００℃〜１０００℃の制御された雰囲気下で焼きもど
してちよい、焼きらどしは、当該分野で知られているよ
うに拡散炉で行って６よく、または高強度赤外線ランプ
によって熱が供給される急速熱処理器で行って６よい、
また赤外線またはレーザ光によって反応を刺激してちよ
い。
７００℃〜１０００℃の制御された雰囲気下で焼きもど
してちよい、焼きらどしは、当該分野で知られているよ
うに拡散炉で行って６よく、または高強度赤外線ランプ
によって熱が供給される急速熱処理器で行って６よい、
また赤外線またはレーザ光によって反応を刺激してちよ
い。
雰囲気としては、例えば、反応バリヤを増加させる窒素
含有雰囲気を使用してもよい、窒素またはアンモニア雰
囲気下で焼きちどじを行うと、注入のみによって形成さ
れる以外の領域にも窒素化合物が形成されると考えられ
る０粒界におけるダングリング・ボンドおよび境界層は
、窒素と反応して窒素化合物を形成すると考えられる。
含有雰囲気を使用してもよい、窒素またはアンモニア雰
囲気下で焼きちどじを行うと、注入のみによって形成さ
れる以外の領域にも窒素化合物が形成されると考えられ
る０粒界におけるダングリング・ボンドおよび境界層は
、窒素と反応して窒素化合物を形成すると考えられる。
当該分野で知られているように、これらの化合物は境界
領域１６に沿うケイ化金属およびケイ化金属領域１４内
の粒界のみを不活性化または安定化させる。
領域１６に沿うケイ化金属およびケイ化金属領域１４内
の粒界のみを不活性化または安定化させる。
第３図および第４図には、多層集積回路構造体に反応バ
リヤを形成するための方法に係る好ましい実施例が示さ
れている。この方法はダイナミック・ランダム・アクセ
ス・メモリ（ＤＲＡＭ）に関して示されているが、他の
クイブの集積回路の製造にも使用することができる。第
３図には、導電性を有するポリシリコン層１１２が当該
分野で知られている方法で形成されている１本実施例に
おけるポリシリコン層１１２は、かなりのボロンでドー
プして一立方センチあたり１０”〜１０２０のオーダー
の濃度を有するドーパントに形成してもよい（高濃度に
ドープされたＰ型シリコン）、あるいはこれらに限らず
、ポリシリコン層１１２をかなりの燐または砒素でドー
プして一立方センチあたり１０１６〜１０２０のオーダ
ーの濃度を有するドーパントを形成してもよい（高濃度
にドープされたＮ型シリコン）、Ｐ′″またはＮ′″で
ドープした単結晶ジノコンを層１１２として使用してち
よい。
リヤを形成するための方法に係る好ましい実施例が示さ
れている。この方法はダイナミック・ランダム・アクセ
ス・メモリ（ＤＲＡＭ）に関して示されているが、他の
クイブの集積回路の製造にも使用することができる。第
３図には、導電性を有するポリシリコン層１１２が当該
分野で知られている方法で形成されている１本実施例に
おけるポリシリコン層１１２は、かなりのボロンでドー
プして一立方センチあたり１０”〜１０２０のオーダー
の濃度を有するドーパントに形成してもよい（高濃度に
ドープされたＰ型シリコン）、あるいはこれらに限らず
、ポリシリコン層１１２をかなりの燐または砒素でドー
プして一立方センチあたり１０１６〜１０２０のオーダ
ーの濃度を有するドーパントを形成してもよい（高濃度
にドープされたＮ型シリコン）、Ｐ′″またはＮ′″で
ドープした単結晶ジノコンを層１１２として使用してち
よい。
ドープしたシリコン１１２の上面には、ケイ化チタン層
１１４が当該分野で知られた方法により約０．１〜０．
３ミクロンの厚さで堆積されまたは設けられている。ケ
イ化タングステン、ケイ化タンタラムまたはケイ化チク
ンータングステンを用いてもよい、第３図に形成されて
いる構造体は代表的な６ので、例えばゲート電極または
ＭＯＳ ＤＲＡＭ構造体のバス・トランジスタに対す
る接点におけるトランジスタ回路の製造に使用すること
もできる。ドープされた層１１２をバス・トランジスタ
のソース ドレイン領域とし、ケイ化チタンまたは他の
ケイ化金属をトランジスタのソース ドレイン領域と金
属導体領域との間の境界層として電気接続を容易にする
ことができる。
１１４が当該分野で知られた方法により約０．１〜０．
３ミクロンの厚さで堆積されまたは設けられている。ケ
イ化タングステン、ケイ化タンタラムまたはケイ化チク
ンータングステンを用いてもよい、第３図に形成されて
いる構造体は代表的な６ので、例えばゲート電極または
ＭＯＳ ＤＲＡＭ構造体のバス・トランジスタに対す
る接点におけるトランジスタ回路の製造に使用すること
もできる。ドープされた層１１２をバス・トランジスタ
のソース ドレイン領域とし、ケイ化チタンまたは他の
ケイ化金属をトランジスタのソース ドレイン領域と金
属導体領域との間の境界層として電気接続を容易にする
ことができる。
第４図では、ケイ化チタン領域１１４内の境界領域１１
６にボロンを位置させるために決められたエネルギーで
ボロンが注入される。すなわち、ケイ化チタン層１１４
とドープされたポリシリコン層１１２との間の境界領域
の０．００１〜０．０１ミクロンの範囲を除き、ケイ化
チタン層１１４を注入イオンの最高濃度にする。ボロン
の注入に続き２番目に窒素の注入を行ってよく、この場
合には境界の０．００１〜０．０１ミクロンの領域内に
窒素が配置されるように計算されたエネルギーで注入す
る。かくしてＴｉｗＳｉｘＢｙＮｚのような化合物が、
ケイ化チタン層の境界領域１１６の付近に形成される。
６にボロンを位置させるために決められたエネルギーで
ボロンが注入される。すなわち、ケイ化チタン層１１４
とドープされたポリシリコン層１１２との間の境界領域
の０．００１〜０．０１ミクロンの範囲を除き、ケイ化
チタン層１１４を注入イオンの最高濃度にする。ボロン
の注入に続き２番目に窒素の注入を行ってよく、この場
合には境界の０．００１〜０．０１ミクロンの領域内に
窒素が配置されるように計算されたエネルギーで注入す
る。かくしてＴｉｗＳｉｘＢｙＮｚのような化合物が、
ケイ化チタン層の境界領域１１６の付近に形成される。
これらの化合物は反応バリヤ１１８を形成し、このバリ
ヤ１１８はケイ化チタンへのボロン（または他のドーパ
ント）の移動を阻止するため、シリコン基板のドーパン
ト空乏および境界領域内における望ましくない低導電性
化合物の形成を阻止する。
ヤ１１８はケイ化チタンへのボロン（または他のドーパ
ント）の移動を阻止するため、シリコン基板のドーパン
ト空乏および境界領域内における望ましくない低導電性
化合物の形成を阻止する。
好ましい実施例では、第４図に示す構造体を約７００°
Ｃ〜１０００℃の範囲の窒素含有雰囲気下で焼きもどし
て、反応バリヤ領域１１８にさらなる化合物を生成する
ようにしてもよい、その際、当該分野で知られているよ
うにケイ化金属層１１４の上にさらなる層が蓄積される
ことがある。ケイ化合１Ｆ１１４の上の典型的な層は、
例えばアルミニウムのような金属導体である。
Ｃ〜１０００℃の範囲の窒素含有雰囲気下で焼きもどし
て、反応バリヤ領域１１８にさらなる化合物を生成する
ようにしてもよい、その際、当該分野で知られているよ
うにケイ化金属層１１４の上にさらなる層が蓄積される
ことがある。ケイ化合１Ｆ１１４の上の典型的な層は、
例えばアルミニウムのような金属導体である。
第５図は本発明のさらなる他の実施例を示す６ので、層
または基板２１２は単結晶または多結晶のシリコンから
成り、シリコンは当該分野で知られているようにボロン
、砒素または燐でドープしてもよい０層２１２の上の第
２番目の層２１４はケイ化チタンまたはケイ化タングス
テンから形成されている。この時点で、例えば、前記し
たようなボロンおよび窒素等の１つまたは２つ以上の活
性原子を注入することにより、ケイ化チタン（またはタ
ングステン）２１４内における第１境界領域の付近に反
応バリヤ２１８を形成してもよい。
または基板２１２は単結晶または多結晶のシリコンから
成り、シリコンは当該分野で知られているようにボロン
、砒素または燐でドープしてもよい０層２１２の上の第
２番目の層２１４はケイ化チタンまたはケイ化タングス
テンから形成されている。この時点で、例えば、前記し
たようなボロンおよび窒素等の１つまたは２つ以上の活
性原子を注入することにより、ケイ化チタン（またはタ
ングステン）２１４内における第１境界領域の付近に反
応バリヤ２１８を形成してもよい。
第２の反応バリヤ２２０を層２１４の上面に形成しても
よい、このバリヤ２２０は５例えば、ボロンおよび窒素
等の１つまたは２つ以上の活性原子を注入することによ
って形成するのであるが、この注入は、原子がケイ化チ
タン層２１４の上面の約０．０３〜０．０８ミクロンの
範囲内に注入されるよう、かなり低いエネルギーで行う
、かくして形成した構造体を窒素含有雰囲気下で焼きも
どして前述したようにバリヤ領域にさらなる化合物を生
成してもよい、アルミニウムのような金属層２２２を第
６図に示すように当該分野で知られているような方法で
構造体の上面に形成してもよい、最上層金属層を形成す
る前に構造体を焼きもどしすると、当該分野で知られて
いるように、金属の過度の焼きもどしに伴なう問題が生
じなくなる。
よい、このバリヤ２２０は５例えば、ボロンおよび窒素
等の１つまたは２つ以上の活性原子を注入することによ
って形成するのであるが、この注入は、原子がケイ化チ
タン層２１４の上面の約０．０３〜０．０８ミクロンの
範囲内に注入されるよう、かなり低いエネルギーで行う
、かくして形成した構造体を窒素含有雰囲気下で焼きも
どして前述したようにバリヤ領域にさらなる化合物を生
成してもよい、アルミニウムのような金属層２２２を第
６図に示すように当該分野で知られているような方法で
構造体の上面に形成してもよい、最上層金属層を形成す
る前に構造体を焼きもどしすると、当該分野で知られて
いるように、金属の過度の焼きもどしに伴なう問題が生
じなくなる。
選択的に、アルミニウム層２２２が堆積された後に第６
図の反応バリヤ層２２０を形成するようにしでもよい、
この選択的な実施例において。
図の反応バリヤ層２２０を形成するようにしでもよい、
この選択的な実施例において。
ケイ化チタン層２１４の上面の０．０１〜０，０８ミク
ロンの範囲内で最大のボロン濃度が得られるよう、充分
に高いエネルギーでボロンを注入してもよい、ボロンの
注入後、ケイ化チタン層２１４の上面の０．０１−０．
０８ミクロンの範囲内で第２の原子種の最大濃度が得ら
れるに充分なエネルギーで第２の原子種を注入して６よ
い１層２２０を形成する注入の後、構造体は約４００℃
〜５００℃の温度の窒素含有雰囲気下で焼きもどしてち
よい。
ロンの範囲内で最大のボロン濃度が得られるよう、充分
に高いエネルギーでボロンを注入してもよい、ボロンの
注入後、ケイ化チタン層２１４の上面の０．０１−０．
０８ミクロンの範囲内で第２の原子種の最大濃度が得ら
れるに充分なエネルギーで第２の原子種を注入して６よ
い１層２２０を形成する注入の後、構造体は約４００℃
〜５００℃の温度の窒素含有雰囲気下で焼きもどしてち
よい。
本発明は、ドープした基板または他の層とその上側のケ
イ化金属との間の境界に関連して述べられているが、反
応バリヤは、多層集積回路における多くの種々の型の層
間においても、本発明に係る方法に従って形成されうろ
ことが理解されるであろう０本明細書において示され。
イ化金属との間の境界に関連して述べられているが、反
応バリヤは、多層集積回路における多くの種々の型の層
間においても、本発明に係る方法に従って形成されうろ
ことが理解されるであろう０本明細書において示され。
かつ述べられた本発明の範囲は、単なる例示として考慮
されるべきで、当業者にとって、本発明の精神および特
許請求の範囲から逸脱しない限り、種々の変更が可能で
あることは自明のことである。
されるべきで、当業者にとって、本発明の精神および特
許請求の範囲から逸脱しない限り、種々の変更が可能で
あることは自明のことである。
第１図は基礎的な通常の従来の構造体の断面図、
第２図は本発明に係る方法によって形成されたバリヤ領
域の断面図、 第３図は従来の構造体の特定の実施態様の断面図、 第４図は本発明に係る方法によって形成されたバリヤ領
域の特定の実施態様を示す断面図、第５図は本発明に係
る第２の特定の実施態様を示す断面図で、１つの上がけ
層を有する多層バリヤ領域を示している。 第６図は本発明に係る第３の特定の実施態様を示す断面
図で、２つの境界間の多層バリヤ領域を示している。 １２、１１２．２１２・・・・・・基板１４、１１４．
２１４・・・・・・ケイ化物層１６、１１６．２１９・
・・・・・境界領域１８゜ １１８゜ ２１８゜ ２０ ・・・・・・反応バリヤ 特 許 出 願 人 フ ム ト 口 ン コ ポ レ シ ン 株式会社エヌ エム ビー セミコンダクター
域の断面図、 第３図は従来の構造体の特定の実施態様の断面図、 第４図は本発明に係る方法によって形成されたバリヤ領
域の特定の実施態様を示す断面図、第５図は本発明に係
る第２の特定の実施態様を示す断面図で、１つの上がけ
層を有する多層バリヤ領域を示している。 第６図は本発明に係る第３の特定の実施態様を示す断面
図で、２つの境界間の多層バリヤ領域を示している。 １２、１１２．２１２・・・・・・基板１４、１１４．
２１４・・・・・・ケイ化物層１６、１１６．２１９・
・・・・・境界領域１８゜ １１８゜ ２１８゜ ２０ ・・・・・・反応バリヤ 特 許 出 願 人 フ ム ト 口 ン コ ポ レ シ ン 株式会社エヌ エム ビー セミコンダクター
Claims (19)
- （１）集積回路の製造において、ドープされた基板また
は層からケイ化物層へのドーパント原子の移動を減少さ
せる方法であって、ドープされた基板または層の上にケ
イ化物層を形成する工程と、 前記基板とケイ化物層との間の境界面にま たは境界面の付近に１つまたは１つ以上の元素を注入す
るエネルギーで、該１つまたは１つ以上の元素を注入す
ることによって反応バリヤを形成する工程とを有するこ
とを特徴とする集積回路の製造方法。 - （２）前記反応バリヤの形成工程の次に制御された雰囲
気下で前記反応バリヤを焼きもどす工程を含む請求項１
の方法。 - （３）前記基板はＳｉを含み、 前記ケイ化物層はＴｉＳｉ＿２を含み、 前記少なくとも１つの元素はボロンを含む 請求項１の方法。
- （４）前記１つまたは１つ以上の元素は、ボロンおよび
窒素の双方を含む請求項１の方法。 - （５）集積回路の層または領域間の境界部に反応バリヤ
を形成する方法であって、 前記境界面における領域に不純物を注入し て選定されたドーパントが、境界面を横切ってある層ま
たは領域から他の層または領域への移動を妨げる境界領
域を形成する工程を含むことを特徴とする反応バリヤの
形成方法。 - （６）前記注入工程の次に焼もどし工程を含む請求項５
の方法。 - （７）マイクロチップの製造方法において、ドープされ
た基板と該ドープされた基板の上に形成されたケイ化金
属層との間にドーパントされた移動バリヤを形成する方
法であって、前記層の境界領域に選定された原子種を注
入して前記ケイ化金属層と前記ドープされた基板との間
に薄いバリヤ領域を形成することにより、ドーパント原
子が前記ドープされた基板から前記ケイ化金属層へ移動
することを阻止するマイクロチップの製造方法。 - （８）前記原子種の注入後、前記バリヤ領域を焼きもど
す請求項７の方法。 - （９）半導体メモリ構造体の製造において、ドープされ
たシリコン基板と該ドープされたシリコン基板の上に形
成されたケイ化金属層とを有し、前記ケイ化金属層と前
記ドープされたシリコン層との間にバリヤ層を形成する
方法であって、 実質的に前記ケイ化金属の境界領域に前記 原子種を注入するに効果的なエネルギーで、原子種を注
入する工程と、 前記ケイ化金属の前記境界領域に第２の原 子種を注入するに効果的なエネルギーで、第２の原子種
を注入する工程と、 前記境界領域を焼きもどす工程とを含むこ とを特徴とする半導体メモリ構造体の製造方法。 - （１０）第１のドーパントでドープされた基板と、前記
ドープされた基板上に位置し、該ドー プされた基板に近接した境界領域を含むケイ化金属層と
を有し、前記境界領域には、前記ドーパントが該境界領
域を通って移動できないように少なくとも１つの原子種
が注入されていることを特徴とする半導体メモリ構造 体。 - （１１）前記少なくとも１つの原子種は、２つの原子種
である請求項１０の半導体メモリ構造体。 - （１２）前記ドープされた基板は、ボロンがドープされ
たシリコンからなり、前記ケイ化金属層は、ケイ化チタ
ンからなる請求項１０の半導体メモリ構造体。 - （１３）前記少なくとも１つの原子種は、ボロンおよび
窒素からなるグループから選択される請求項１０の半導
体メモリ構造体。 - （１４）前記ドーパントは、ボロン、燐および砒素のグ
ループから選択される請求項１０の半導体メモリ構造体
。 - （１５）前記ケイ化金属層は、ケイ化タングステンから
なる請求項１０の半導体メモリ構造体。 - （１６）前記ケイ化金属層は、ケイ化タンタラムからな
る請求項１０の半導体メモリ構造体。 - （１７）前記ケイ化金属層は、ケイ化コバルトからなる
請求項１０の半導体メモリ構造体。 - （１８）前記ケイ化金属層は、ケイ化ニッケルからなる
請求項１０の半導体メモリ構造体。 - （１９）前記ケイ化金属層は、ケイ化モリブデンからな
る請求項１０の半導体メモリ構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44523389A | 1989-12-04 | 1989-12-04 | |
| US445233 | 1989-12-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03175626A true JPH03175626A (ja) | 1991-07-30 |
| JPH0795539B2 JPH0795539B2 (ja) | 1995-10-11 |
Family
ID=23768094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032016A Expired - Lifetime JPH0795539B2 (ja) | 1989-12-04 | 1990-02-13 | 集積回路およびその製法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0431721A3 (ja) |
| JP (1) | JPH0795539B2 (ja) |
| AU (1) | AU6576790A (ja) |
| DE (1) | DE431721T1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3285934B2 (ja) * | 1991-07-16 | 2002-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
| US5338951A (en) * | 1991-11-06 | 1994-08-16 | Ramtron International Corporation | Structure of high dielectric constant metal/dielectric/semiconductor capacitor for use as the storage capacitor in memory devices |
| US5614437A (en) * | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
| JP3168400B2 (ja) * | 1996-01-19 | 2001-05-21 | 日本プレシジョン・サーキッツ株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193380A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | 半導体装置の製造方法 |
| JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6437012A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JPH0194657A (ja) * | 1987-10-07 | 1989-04-13 | Hitachi Ltd | 半導体装置用電極・配線 |
| JPH01110762A (ja) * | 1987-10-23 | 1989-04-27 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-02-13 JP JP2032016A patent/JPH0795539B2/ja not_active Expired - Lifetime
- 1990-03-20 DE DE199090302976T patent/DE431721T1/de active Pending
- 1990-03-20 EP EP19900302976 patent/EP0431721A3/en not_active Withdrawn
- 1990-11-05 AU AU65767/90A patent/AU6576790A/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193380A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | 半導体装置の製造方法 |
| JPS63172463A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6437012A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor integrated circuit |
| JPH0194657A (ja) * | 1987-10-07 | 1989-04-13 | Hitachi Ltd | 半導体装置用電極・配線 |
| JPH01110762A (ja) * | 1987-10-23 | 1989-04-27 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795539B2 (ja) | 1995-10-11 |
| EP0431721A2 (en) | 1991-06-12 |
| DE431721T1 (de) | 1991-11-28 |
| EP0431721A3 (en) | 1991-11-06 |
| AU6576790A (en) | 1991-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170242A (en) | Reaction barrier for a multilayer structure in an integrated circuit | |
| US6611032B2 (en) | Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures | |
| KR100266019B1 (ko) | 반도체장치의제조방법 | |
| RU2155417C2 (ru) | Омическая контактная структура полупроводникового прибора и способ ее изготовления | |
| KR19980072437A (ko) | 반도체 장치의 제조방법 | |
| US5401674A (en) | Germanium implant for use with ultra-shallow junctions | |
| JPH0316178A (ja) | 半導体装置およびその製造方法 | |
| US6380055B2 (en) | Dopant diffusion-retarding barrier region formed within polysilicon gate layer | |
| KR0147870B1 (ko) | 반도체 소자의 콘택 전도층 형성방법 | |
| JPH05251376A (ja) | トランジスターの製造方法 | |
| EP0903776B1 (en) | Titanium polycide stabilization with a porous barrier | |
| US6313505B2 (en) | Method for forming shallow source/drain extension for MOS transistor | |
| JPS60235474A (ja) | 高密度集積ｍｏｓｆｅｔの製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| US6284635B1 (en) | Method for forming titanium polycide gate | |
| JPH03175626A (ja) | 集積回路およびその製法 | |
| US6812530B2 (en) | Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures | |
| US20060141728A1 (en) | Formation of junctions and silicides with reduced thermal budget | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| US6306763B1 (en) | Enhanced salicidation technique | |
| US5998294A (en) | Method for forming improved electrical contacts on non-planar structures | |
| US20030092249A1 (en) | Lightly-insitu-doped amorphous silicon applied in DRAM gates | |
| KR100249013B1 (ko) | 반도체장치의 제조방법 | |
| JPH05267164A (ja) | ケイ化物とのシリコン接点を備えた集積回路 | |
| KR20000041468A (ko) | 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 15 |