JPH03175733A - クロックドｎａｎｄ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特にクロックドＮＡＮ
Ｄ回路に関する。

〔従来の技術〕

従来の技術としては、第２図に示すクロックドＮＡＮＤ
回路がある。

入力信号Ａが論理「１」で、入力信号Ｂが論理「１」以
外の組合せの時、トランジスタ１，２の双方あるいはい
ずれか一方が導通（以下オンという）し、トランジスタ
５．６はいずれか一方がオンする。この時クロック信号
φが論理ｒｌＪでトランジスタ４がオンし、クロック逆
相信号φが論理ｒＱＪでトランジスタ３がオンし出力Ｐ
はトランジスタ１，２のソース電極であるＶ。。レベル
になり、負荷容量９に電荷が蓄えられる。

次にクロック信号φが論理「０」で、クロック逆相信号
Ｔが論理「１−」になると、トランジスタ３．４は非導
通（以下オフという）となり、出力Ｐは保持状態となる
。

〔発明が解決しようとする課題〕

上述した従来のクロックドＮＡＮＤ回路は、第２図のト
ランジスタ６のソース電極である接地電位にノイズが発
生し、接地電位がマイナス電位となりゲート・ソース間
の電位差がしきい値を越ると、オフ状態にあるＮ型トラ
ンジスタ６がオンする。同様にトランジスタ４，５もオ
ンし出力Ｐの負荷容量９が放電し、誤動作を起すという
欠点があった。

本発明の目的は、接地電位に発生したノイズによる誤動
作を防止することができるクロックドＮＡＮＤ回路を提
供することにある。

〔課題を解決するための手段〕

本発明のクロックドＮＡＮＤ回路は、ゲートに入力信号
を、ソースに電源を接続した複数個のＰ型トランジスタ
のドレインを並列接続し、該ドレインとクロック逆相信
号をゲート入力とするＰ型トランジスタのソースを直列
接続し、該Ｐ型トランジスタのドレインを出力とし、該
出力をドレインとしクロック信号をゲート入力とするＮ
型トランジスタのソースと電源をソースに接続しクロッ
ク信号をゲート入力とするＰ型トランジスタのドレイン
を接続し、Ｎ型トランジスタのソースと接地電位間に複
数のＮ型トランジスタが直列接続され、該Ｎ型トランジ
スタのうち１個はクロック信号をゲート入力とし、他は
ゲートにクロック信号あるいはクロック逆相信号を接続
して構成されている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図は２人カクロックドＮＡＮＤ回路のブロック図で
ある。

入力信号Ａが「］」で、入力信号Ｂが論理ｒｌ」以外の
時、トランジスタ１，２はいずれか一方あるいは双方が
オンし、トランジスタ５，６はいずれか一方がオンする
。この時、クロック信号φが論理「１」でトランジスタ
４，８がオン、トランジスタ７がオフし、クロック逆相
信号φが論理「０」でトランジスタ３がオンすると出力
Ｐは、トランジスタ１．２のソース電極であるＶＣＣレ
ベルになり、負荷容量りに電荷が蓄えられる。

次にクロック信号φが論理ｒＱＪで、クロック逆相信号
φが論理「１」になると、トランジスタ３．４．８はオ
フし、出力ＰはＶＣＣレベルを保持する。またトランジ
スタ７がオンするためトランジスタ４と５の接続点Ｃは
、トランジスタ７のソース電極であるＶｃｃレベルにな
る。そのため、トランジスタ６のソース電極である接地
電位にノイズが発生しても、トランジスタ４のソース電
８ｉＣ点はＶＣＣレベルになっているため、ソース・ゲ
ート間電圧がしきい値を越ることかなく、トランジスタ
４は作動しない。従って出力Ｐは接地電位のノイズの影
響を受けることがない。

また入力信号Ａ、Ｂ双方が論理「１」で、トランジスタ
１．２がオフ、トランジスタ５．６がオンし、更にクロ
ック信号φが論理「０」で、クロ＝５− ツク逆相信号φが論理「１」になる時、トランジスタ８
がオフしているため、ＶＣＣからトランジスタフルＣ点
〜トランジスタ５〜トランジスタ６を介して接地電位に
流れる貫通電流を防ぐことができる。

〔発明の効果〕

以上説明したように本発明は、クロック信号をゲート入
力とするＮ型トランジスタ４と、入力信号をゲート入力
とするＮ型トランジスタ５の直列接続点Ｃを、クロック
信号をゲート入力とするＰ型トランジスタ７を介して電
源電圧■ｃｃにクランプして、接地電位に発生したノイ
ズによる誤動作を防止すると共に、入力信号をゲート入
力とするＮ型トランジスタ５．６間にクロック信号をゲ
ート入力とするＮ型トランジスタ８を直列接続し、電源
電圧ＶＣＣから接地電位に流れる貫通電流を遮断すこと
により誤動作を防止できる効果がある。

【図面の簡単な説明】

６一 第１図は本発明の一実施例を示すブロック図。 第２図は従来のクロックドＮＡＮＤ回路のブロック図で
ある。 １．２．３．７・・・Ｐ型トランジスタ、４，５゜６．
８・・・Ｎ型トランジスタ、９・・・負荷容量、Ａ。 Ｂ・・・入力信号、Ｃ・・・接続点、Ｐ・・・出力信号
、φ・・・クロック信号、φ・・・クロック信号、ＶＣ
Ｃ・・・電源電圧。ＧＮＤ・・・接地電位。

Claims (1)

【特許請求の範囲】
1. ゲートに入力信号を、ソースに電源を接続した複数個の
   Ｐ型トランジスタのドレインを並列接続し、該ドレイン
   とクロック逆相信号をゲート入力とするＰ型トランジス
   タのソースを直列接続し、該Ｐ型トランジスタのドレイ
   ンを出力とし、該出力をドレインとしクロック信号をゲ
   ート入力とするＮ型トランジスタのソースと電源をソー
   スに接続しクロック信号をゲート入力とするＰ型トラン
   ジスタのドレインを接続し、Ｎ型トランジスタのソース
   と接地電位間に複数のＮ型トランジスタが直列接続され
   、該Ｎ型トランジスタのうち１個はクロック信号をゲー
   ト入力とし、他はゲートにクロック信号あるいはクロッ
   ク逆相信号を接続して構成されることを特徴とするクロ
   ックドＮＡＮＤ回路。