JPH03179532A - コンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、優先実行処理を行うコンピュータ装置に関
するものである。

【従来の技術】

第３図は例えば従来のコンピュータ装置を示すブロック
図である。図において、１はあらかじめ優先度の定めら
れている種々のプロセスを処理するプロセッサであり、
２はそのプロセッサ１が処理する各種プロセスの処理手
順を格納しているメモリである。３ａ〜３Ｃは通信処理
、プロセス人出力インタフェースなどをつかさどる外部
インタフェース回路であり、４はそれらを結合している
共通バスである。 次に動作について説明する。ここで、第２図はプロセス
の優先実行の処理の概念を示すタイミング図であり、各
プロセスの優先度はプロセスＣが最も高く、プロセスＡ
が最も低いものとする。 まず、時刻Ｔ＋において、例えば外部インタフェース回
路３ａに、優先度の最も低いプロセスＡの処理の要求が
あると、プロセッサ１はメモリ２に格納されたプロセス
Ａの処理手順に従って当該プロセスへの処理を開始する
。ここで、外部インタフェース回路３ａ〜３Ｃへのプロ
セスＡ〜Ｃの処理要求は、例えばマンマシン装置であれ
ばキーボード等の入力手段の操作、プラント制御装置で
あれば機械の動作によるある種のセンサの作動などによ
って発生する。 プロセッサ１は、プロセスＡの処理実行中の時刻Ｔ２に
おいて、他の、例えば外部インタフェース回路３ｃに、
プロセスＡよりも優先度の高いプロセスＢの処理の要求
があると、プロセスＡの処理を一時中断してプロセスＢ
の処理を開始する。 この時、プロセッサ１はまず、プロセスＡの処理中断時
における、アキュムレータの内容（ＡＣ，Ｃ）、プログ
ラムカウンタの内容（ＰＣ）、内部レジスタの内容（Ｒ
ＥＧ）　、その他のステータス情報（ＳＴＳ）等の内部
状態を、例えばメモリ２等に一旦退避させ、その後、メ
モリ２内のプロセスＢの処理手順に従ってプロセスＢの
処理を実行する。 プロセスＢの処理が時刻Ｔ３において終了すると、プロ
セッサ１はメモリ２に一時退避しておいた、アキュムレ
ータの内容（ＡＣＣ）、プログラムカウンタの内容（Ｐ
Ｃ）、内部レジスタの内容（ＲＥＧ）　、その他のステ
ータス情報（ＳＴＳ）等を読み込んでプロセスＡを中断
した時の内部状態に復旧し、プロセスＡの残りの処理を
実行する。 時刻Ｔ４においてプロセスＡの処理が終了すれば、プロ
セッサ１は待機状態となる。 また、時刻Ｔ、でプロセスＢの処理が開始された後、時
刻Ｔ、においてプロセスへの処理要求が発生してもその
処理は開始されず待ち合わせとなる。その後、時刻Ｔ、
にプロセスＢよりも優先度の高いプロセスＣの処理要求
があると、プロセスＢの処理は中断されてその時の内部
状態がメモリ２に一旦退避され、プロセスＣの処理が開
始される。プロセスＡの処理は、時刻Ｔ８でプロセスＣ
の処理が終了し、時刻Ｔ、でプロセスＢの残りの処理が
終了した時点で開始される。 このようなコンピュータ装置については、例えば、日経
データプロ１９８９年３月号のＭＣｌ３０３−３５１頁
〜ＭＣｌ−３０３−３６６頁などに示されている。

【発明が解決しようとする課題】

従来のコンピュータ装置は以上のように構成されている
ので、プロセスの処理を実行中に、そのプロセスより優
先度の高いプロセスの処理要求が発生すると、プロセッ
サｌの内部状態をすべて外部に一旦退避さセ、そのプロ
セスの処理再開時にそれを読み込んで、中断前の内部状
態に復旧することが必要で、それに対応する処理が多い
ばかりか、この時退避される情報量は内部レジスタの内
容をはしめとする多大なものであり、また半導体技術の
進歩によってプロセンサｌの性能が大幅に向上して演算
時間が高速化されたため、前記プロセッサ１の内部状態
を退避するためのメモリのアクセス時間は演算時間に比
べて著しく長いものとなり、このプロセスの処理の切り
替えには多くの処理時間を要して、オーバヘッドが大き
くなるという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、あるプロセスを処理中に、そのプロセスより
も優先度の高いプロセスの処理要求が発生した場合でも
、プロセッサの内部状態の退避を不要にしてオーバヘッ
ドを削減したコンピュータ装置を得ることを目的とする
。

【課題を解決するための手段】

この発明に係るコンピュータ装置は、プロセンサを複数
用意し、プロセスの処理要求があると複数のプロセッサ
中の１つにその処理を指示し、そのプロセスを処理中に
それよりも優先度の高いプロセスの処理要求があると、
前記プロセスを処理中のプロセッサに処理の中断を指示
するとともに、他のプロセッサに対して新しく受けた優
先度の高いプロセスの処理を指示する切替回路を設けた
ものである。

【作用】 この発明における切替回路は、プロセスの処理要求を受
けると複数のプロセッサ中の１つに指示して当該プロセ
スの処理を実行させ、当該プロセスの処理中にそれより
も優先度の高いプロセスの処理要求を受けると、前記プ
ロセスを処理中のプロセッサにその処理の実行を中断さ
せるとともに、それとは別のプロセッサに指示して新し
く受けたプロセスの処理を実行させることにより、処理
するプロセスの切替時におけるプロセッサの内部状態の
退避を不要としてオーバヘッドを短縮し、高速切替が可
能なコンピュータ装置を実現する。

【実施例】

以下、この発明の一実施例を図について説明する。第１
図において、２はメモリ、３ａ〜３ｃは外部インクフェ
ース回路、４は共通ハスであり、第３図に同一符号を付
した従来のそれらと同一あるいは相当部分であるため詳
細な説明は省略する。 また、１ａ−１ｃは複数用意され、第３図に示した従来
のプロセッサ１と同様に優先度の定められた種々のプロ
セスの処理を実行するプロセッサで、それぞれが共通バ
ス４に接続されている。５は外部インタフェース回路３
ａ〜３Ｃよりプロセスの処理要求を受は取ると、前記各
プロセンナｌａ〜ＩＣ中の１つに対してそのプロセスの
処理を指示し、当該プロセスの処理中にそれよりも優先
度の高いプロセスの処理要求を、外部インクフェース回
路３ａ〜３ｃより受は取ると、現在処理を実行している
プロセッサに対してそのプロセスの処理の中断を指示す
るとともに、他のプロセッサの１つに対して新しく受は
取ったプロセスの処理を指示する切替回路である。 次に動作について説明する。第２図の時刻Ｔ。 において、従来の場合と同様に、例えば外部インタフェ
ース回路３ａに優先度の最も低いプロセスへの処理の要
求があると、外部インタフェース回路３ａからの要求を
受けた切替回路５は、プロセッサｌａ〜ｌｃ中の１つ、
例えばプロセッサ１ａに対する指示信号を有意にする。 この指示信号が有意となったプロセッサ１ａは、メモリ
２に格納された当該プロセスＡの処理手順に従ってプロ
セスＡの処理の実行を開始する。 プロセッサ１ａがプロセスＡの処理の実行中の時刻Ｔ２
において、プロセス入力の状態の変化等にともなって、
他の、例えば外部インタフェース回Ｒ３ｃに、プロセス
Ａよりも優先度の高いプロセスＢの処理の要求があると
、外部インタフェース回路３Ｃからその要求を受けた切
替回路５は、例えばプロセッサ１ｂに対する指示信号を
有意にするとともに、プロセスＡを処理中のプロセッサ
１ａに対する指示信号を無意にする。指示信号が無意に
なったプロセッサ１ａはプロセスへの処理を中断し、そ
れが有意になったプロセッサｌｂは、メモリ２に格納さ
れたプロセスＢの処理手順に従ってプロセスＢの処理の
実行を開始する。 この時、プロセッサ１ａはプロセスへの処理を一時中断
しても、処理中断時におけるアキュムレータの内容（Ａ
ＣＣ）、プログラムカウンタの内容（ＰＣ）、内部レジ
スタの内容（ＲＥＧ）　、その他のステータス情９１（
ＳＴＳ）等の内部状態をそのまま内部に保留している。 従って、処理時間のかかる内部状態の退避処理は実行さ
れない。 プロセスＢの処理が時刻Ｔ３において終了すると、切替
回路５はプロセッサｌｂに対する指示信号を無意にする
とともに、プロセッサｌａに対する指示信号を有意にす
る。これによって、プロセンサ１ａは中断していたプロ
セスへの残りの処理を実行する。前述のように、プロセ
ッサ１ａはこの時、中断時の内部状態を内部にそのまま
保留しているので、即座にプロセスへの処理を再開する
ことができる。時刻Ｔ４においてプロセスへの処理が終
了すれば、切替回路５はプロセッサ１ａに対する指示信
号を無意にし、プロセッサｌａは待機状態となる。 また、時刻Ｔ５においてプロセッサｌｂによるプロセス
Ｂの処理が開始された後、時刻Ｔ、にてプロセスへの処
理要求が発生しても、切替回路５はその指示信号をその
まま変更せず、従ってプロセスＡの処理は開始されず待
ち合わせとなる。その後、時刻Ｔ７にプロセスＢよりも
優先度の高いプロセスＣの処理要求があると、切替回路
５はプロセッサ１ｂへの指示信号を無意とし、プロセッ
サ１ｃへの指示信号を有意とする。これによってプロセ
スＢの処理は中断されて、代わってプロセスＣの処理が
プロセッサＩＣによって開始される。 プロセスＡの処理は、時刻Ｔｌ＋でプロセスＣの処理が
終了し、時刻Ｔ、でプロセスＢの残りの処理が終了した
時点で、切替回路５からの指示信号が有意となったプロ
セッサ１ａにて実行される。 なお、上記実施例では、プロセスをその優先度毎に対応
付けられた所定のプロセッサによって処理するものを示
したが、優先実行レベルにおいて競合する可能性の数だ
けプロセッサを用意し、空いているプロセッサに処理要
求のあったプロセスを、優先度との対応には無関係に処
理させるようにしてもよい。 また、上記実施例では、各プロセッサを個別のハードウ
ェアとした場合について説明したが、これら複数のプロ
セッサ、さらには切替回路まで含めて超大規模集積回路
（ＶＬＳＩ）等の同一素子上に構成するようにしてもよ
く、上記実施例と同様の効果を奏する。

【発明の効果】

以上のように、この発明によれば、プロセッサを複数用
意し、プロセスの処理要求を受けるとその中の１つにそ
の処理を実行させ、当該プロセスの処理中にそれよりも
優先度の高いプロセスの処理要求を受けた場合には、処
理を実行中のプロセンサにその処理を中断させて、それ
とは別のプロセッサに新しく受けたプロセスの処理を実
行させるように構成したので、処理するプロセスが切り
替えられる時に、プロセッサの内部状態を退避させる必
要がなくなってオーバヘッドが削減され、高速切替が可
能なコンピュータ装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるコンピュータ装置を
示すブロック図、第２図はプロセスの優先実行の処理の
概念を示すタイミング図、第３図は従来のコンピュータ
装置を示すブロック図である。 １ａ〜ＩＣはプロセッサ、５は切替回路。 なお、図中、同一符号は同一、又は相当部分を示す。 第 図

Claims (1)

【特許請求の範囲】
1. 優先度が定められた種々のプロセスを処理する複数のプ
   ロセッサと、前記プロセスの処理要求があると前記プロ
   セッサの１つにその処理の実行を指示し、そのプロセッ
   サで前記プロセスを処理中に、実行中の前記プロセスよ
   りも優先度の高いプロセスの処理要求があると、当該実
   行中のプロセスの処理の実行中断を前記プロセッサに指
   示するとともに、他のプロセッサに対して、処理要求の
   あった前記優先度の高いプロセスの処理の実行を指示す
   る切替回路とを備えたコンピュータ装置。