JPH03180947A - Ｒａｍ初期診断方式 - Google Patents
Ｒａｍ初期診断方式Info
- Publication number
- JPH03180947A JPH03180947A JP1320052A JP32005289A JPH03180947A JP H03180947 A JPH03180947 A JP H03180947A JP 1320052 A JP1320052 A JP 1320052A JP 32005289 A JP32005289 A JP 32005289A JP H03180947 A JPH03180947 A JP H03180947A
- Authority
- JP
- Japan
- Prior art keywords
- address
- ram
- data
- storage area
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
ＲＡＭが正常に動作するか否かを診断するＲＡＭ初期診
断方式に関し、 迅速、確実なＲＡＭ初期診断を行なう方式を提供し、装
置の信頼性向上に寄与することを目的とし、 マイクロコンピュータシステムに用いられるＲＡＭの動
作正常性を診断する方式において、該ＲＡＭの全アドレ
スの記憶領域を特定パターンのデータでクリアした後、
■アドレスの記憶領域にだけ前記特定パターンとは異な
るパターンのデータを書込み、書込んだアドレス以外の
アドレスを読出してその記憶領域のデータが変化したか
否かをチェックし、この書込み、読出しをＲＡＭの各ア
ドレスにつき行なって、アドレスデート回路の正常、異
常を診断する槽底とする。
断方式に関し、 迅速、確実なＲＡＭ初期診断を行なう方式を提供し、装
置の信頼性向上に寄与することを目的とし、 マイクロコンピュータシステムに用いられるＲＡＭの動
作正常性を診断する方式において、該ＲＡＭの全アドレ
スの記憶領域を特定パターンのデータでクリアした後、
■アドレスの記憶領域にだけ前記特定パターンとは異な
るパターンのデータを書込み、書込んだアドレス以外の
アドレスを読出してその記憶領域のデータが変化したか
否かをチェックし、この書込み、読出しをＲＡＭの各ア
ドレスにつき行なって、アドレスデート回路の正常、異
常を診断する槽底とする。
［産業上の利用分野］
本発明は、ＲＡＭが正常に動作するか否かを診断するＲ
ＡＭ初期診断方式に関する。
ＡＭ初期診断方式に関する。
ＲＡＭ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ
）は記憶素子としてマイクロコンピュータシステムに広
く用いられており、ＲＡＭが正常に動作する／しないの
確認は重要である。特に、装置の遠隔監視／制御（テレ
メータ／テレコントロール）を行なうマイクロコンピュ
ータシステムの場合、誤動作は重大な影響を及ぼすため
信頼性確保は重要な課題であり、従ってＲＡＭの初期診
断は重要である。
）は記憶素子としてマイクロコンピュータシステムに広
く用いられており、ＲＡＭが正常に動作する／しないの
確認は重要である。特に、装置の遠隔監視／制御（テレ
メータ／テレコントロール）を行なうマイクロコンピュ
ータシステムの場合、誤動作は重大な影響を及ぼすため
信頼性確保は重要な課題であり、従ってＲＡＭの初期診
断は重要である。
従来、ＲＡＭの初期診断としては、全ＲＡ Ｍ １ｉＪ
ｔ域に固定パターンを書き込み、その書込んだ内容を正
常に読み出すことができるか否かをチェックする、とい
う方法をとっている。しかしこの方法では、全ＲＡ Ｍ
領域に同しデータを書き込むため、ＲＡＭアドレスデ
コード回路の異常は発見できないという問題点があった
。
ｔ域に固定パターンを書き込み、その書込んだ内容を正
常に読み出すことができるか否かをチェックする、とい
う方法をとっている。しかしこの方法では、全ＲＡ Ｍ
領域に同しデータを書き込むため、ＲＡＭアドレスデ
コード回路の異常は発見できないという問題点があった
。
これを第４図で説明すると、プロセッサ２１からアドレ
ス８００００（１６進数、２進数では０が１９個続＜１
００・・・０）のＲＡＭ領域２３２をアクセスした場合
、アドレスデコード回路２２が不良で上記アドレスの最
−１位ピッ）Ａ１９が１から０に変わると、アドレスＯ
ＯＯ・・・・・・０（０が２０個）のＲＡＭ領域２３１
がアクセスされ、該領域の記憶データ５Ａ５Ａ （１６
進数、これは全ＲＡ Ｍ 領域に書込んだデータ）が読
出される。この場合アドレスデコード回路２２の不良は
表面には現われず、アドレス８００００のＲＡＭ領域２
３２の記憶内容は書込んだ通りの５＾５＾で、何ら異常
はないように見えてしまう。
ス８００００（１６進数、２進数では０が１９個続＜１
００・・・０）のＲＡＭ領域２３２をアクセスした場合
、アドレスデコード回路２２が不良で上記アドレスの最
−１位ピッ）Ａ１９が１から０に変わると、アドレスＯ
ＯＯ・・・・・・０（０が２０個）のＲＡＭ領域２３１
がアクセスされ、該領域の記憶データ５Ａ５Ａ （１６
進数、これは全ＲＡ Ｍ 領域に書込んだデータ）が読
出される。この場合アドレスデコード回路２２の不良は
表面には現われず、アドレス８００００のＲＡＭ領域２
３２の記憶内容は書込んだ通りの５＾５＾で、何ら異常
はないように見えてしまう。
この問題を解決するために、ＲＡＭに書き込むデータを
そのアドレスと同じ値とし、ＲＡＭ内容とアドレスが不
一致の場合に異常とする方法も考えられるが、データの
ビット数（通常８またしま１６ビット）とアドレスのビ
ット数（通常１６〜３２ビット）が異なるため、データ
が８ビット、アドレスがＩ６ビットなら２８回も同じデ
ータを書込むことになり、アドレスデコード回路の一］
二位ビットの異常を検出できないため、この方法は完全
ではない。この様子を第４図（ｂ）に示す。
そのアドレスと同じ値とし、ＲＡＭ内容とアドレスが不
一致の場合に異常とする方法も考えられるが、データの
ビット数（通常８またしま１６ビット）とアドレスのビ
ット数（通常１６〜３２ビット）が異なるため、データ
が８ビット、アドレスがＩ６ビットなら２８回も同じデ
ータを書込むことになり、アドレスデコード回路の一］
二位ビットの異常を検出できないため、この方法は完全
ではない。この様子を第４図（ｂ）に示す。
第４図（ロ）は、データのビット数は１６、アドレスの
ビット数は２００例であり、このＲＡＭ２３のアドレス
０００００（１６進数）の領域２３１にはアドレスの下
位１６ビツｌ−０・・・・・・００（２進数）を、アド
レス０ＯＯＯＨ１６進数）の領域２３３にはその下位１
６ビット０・・・・・・０１（２進数）を、アドレス０
０００２（１６進数）の領域２３４にはその下位１６ビ
ット０・・・・・・１０（２進数）を・・・・・・チェ
ックデータとして書込む。
ビット数は２００例であり、このＲＡＭ２３のアドレス
０００００（１６進数）の領域２３１にはアドレスの下
位１６ビツｌ−０・・・・・・００（２進数）を、アド
レス０ＯＯＯＨ１６進数）の領域２３３にはその下位１
６ビット０・・・・・・０１（２進数）を、アドレス０
０００２（１６進数）の領域２３４にはその下位１６ビ
ット０・・・・・・１０（２進数）を・・・・・・チェ
ックデータとして書込む。
こ覧でアドレスデコード回路２２が不良でＡ１９ビット
が１から０に変化すると、プロセッサ２１がアドレス８
０００２（１６進数、２進数で１００・・・１０）のＲ
Ａ Ｍ ｅＭ域２３５をアクセスした場合、実際にはア
ドレス００００２（１６進数）のＲＡＭ領域２３４がア
クセスされ、記憶データＯ・・・・・・１０が読出され
るが、領域２３５の記憶データもＯ・・・・・・１０で
あるので予定通りであり、チェック結果は正常であった
ように見えてしまう。またこの方法では全ＲＡＭ領域に
ついてチェックする必要があり、システムの初期立上り
時間を短くしたい場合などに、その診断速度が問題にな
る。
が１から０に変化すると、プロセッサ２１がアドレス８
０００２（１６進数、２進数で１００・・・１０）のＲ
Ａ Ｍ ｅＭ域２３５をアクセスした場合、実際にはア
ドレス００００２（１６進数）のＲＡＭ領域２３４がア
クセスされ、記憶データＯ・・・・・・１０が読出され
るが、領域２３５の記憶データもＯ・・・・・・１０で
あるので予定通りであり、チェック結果は正常であった
ように見えてしまう。またこの方法では全ＲＡＭ領域に
ついてチェックする必要があり、システムの初期立上り
時間を短くしたい場合などに、その診断速度が問題にな
る。
このように従来のＲＡＭ初期診断方式では、全アドレス
に同しデータを書込む方式ではアドレスデコーダの不良
検出ができない、また各アドレスにアドレスと同じデー
タを書込む方式ではデータビット数よりアドレスビット
数の方が多い場合に同しデータが繰り返し書込まれるこ
とになり、やはりアドレスデコーダの不良検出が確実に
できない、また上記いずれの方式において全アドレスの
読出しが必要で診断所要時間が大になるなどの問題があ
る。
に同しデータを書込む方式ではアドレスデコーダの不良
検出ができない、また各アドレスにアドレスと同じデー
タを書込む方式ではデータビット数よりアドレスビット
数の方が多い場合に同しデータが繰り返し書込まれるこ
とになり、やはりアドレスデコーダの不良検出が確実に
できない、また上記いずれの方式において全アドレスの
読出しが必要で診断所要時間が大になるなどの問題があ
る。
本発明はか狐る点を改善し、迅速、確実なＲＡＭ初期診
断を行なう方式を提供し、装置の信頼性向上に寄与する
ことを目的とするものである。
断を行なう方式を提供し、装置の信頼性向上に寄与する
ことを目的とするものである。
第１図に本発明の原理説明図を示す。このマイクロコン
ピュータシステムはプロセッサ（ＣＰＬＩ）２１、プロ
グラムを格納しているＲ ＯＭ （ＲｅａｄＯｎｌｙ
Ｍｅｍｏｒｙ） ２６、ＲＡＭ２３、アドレスデコード
回路２２、アドレスバス２４、およびデータバ′ス２５
を備え、本発明はこのＲＡＭのアドレスデコード回路２
２の動作正常性を確認する手段を提供するものである。
ピュータシステムはプロセッサ（ＣＰＬＩ）２１、プロ
グラムを格納しているＲ ＯＭ （ＲｅａｄＯｎｌｙ
Ｍｅｍｏｒｙ） ２６、ＲＡＭ２３、アドレスデコード
回路２２、アドレスバス２４、およびデータバ′ス２５
を備え、本発明はこのＲＡＭのアドレスデコード回路２
２の動作正常性を確認する手段を提供するものである。
本発明ではこの診断に当って、ＲＡＭ２３の全アドレス
の記憶領域を特定パターンのデータでクリアした後、Ｉ
アドレスの記憶領域にだけ上記特定パターンとは異なる
パターンのデータを書込み、書込んだアドレス以外のア
ドレスを読出してその記憶領域のデータが変化したか否
かをチェックする。
の記憶領域を特定パターンのデータでクリアした後、Ｉ
アドレスの記憶領域にだけ上記特定パターンとは異なる
パターンのデータを書込み、書込んだアドレス以外のア
ドレスを読出してその記憶領域のデータが変化したか否
かをチェックする。
この書込み、読出しを、ＲＡＭの各アドレスにつき行な
ってアドレスデコード回路の正常、異常をチェックする
。
ってアドレスデコード回路の正常、異常をチェックする
。
書込み、読出しを行なうアドレスは、２進複数ビットか
らなるアドレスの任意のビットを１、残りのビットを０
とした各アドレスについて行なってよい。
らなるアドレスの任意のビットを１、残りのビットを０
とした各アドレスについて行なってよい。
ＲＡＭにはクリア不可の領域を持つものがある。
か＼るＲＡＭに対しては第１図（ハ）に示すように、複
数ビットからなるアドレスのあるビットが１以降の領域
、図示の例では１０００〜３ＦＦＦ （１６進数、他も
同様）はクリア可、該ビット（２ピツｌ）がＯの領域０
０００〜０ＦＦＦはクリア不可とし、このクリア可の領
域１０００〜３ＦＦＦに対してだけ上記クリヤ、書込み
、読出し処理をする。
数ビットからなるアドレスのあるビットが１以降の領域
、図示の例では１０００〜３ＦＦＦ （１６進数、他も
同様）はクリア可、該ビット（２ピツｌ）がＯの領域０
０００〜０ＦＦＦはクリア不可とし、このクリア可の領
域１０００〜３ＦＦＦに対してだけ上記クリヤ、書込み
、読出し処理をする。
上記の処理でアドレスデコード回路の正常／異常を診断
することができる。
することができる。
即ち、アドレスデコード回路２２の動作が正常の場合、
クリア後のＲＡＭ２３のあるアドレスの記憶領域２３１
をＲＡＭ選択信号１１で選択してデータＦＦを書込んだ
とすると、ＲＡＭ２３の該記憶領域２３１の記憶データ
はＦＦ、残りの記憶領域２３２〜２３ｎの記憶データは
００のはずである。従って残りの記憶領域２３２〜２３
ｎをＲＡＭ選択信号１２〜ｉｎで選択し、その読出しデ
ータがＯＯであるか否かをチェックすることにより、Ｒ
ＡＭ選択信号１１の系のアドレスデコード回路２２は正
常／異常であることが分り、同様処理を各アドレスにつ
き行なうことで、全てのアドレスにつきアドレスデコー
ド回路２２が正常／異常であることが分る。
クリア後のＲＡＭ２３のあるアドレスの記憶領域２３１
をＲＡＭ選択信号１１で選択してデータＦＦを書込んだ
とすると、ＲＡＭ２３の該記憶領域２３１の記憶データ
はＦＦ、残りの記憶領域２３２〜２３ｎの記憶データは
００のはずである。従って残りの記憶領域２３２〜２３
ｎをＲＡＭ選択信号１２〜ｉｎで選択し、その読出しデ
ータがＯＯであるか否かをチェックすることにより、Ｒ
ＡＭ選択信号１１の系のアドレスデコード回路２２は正
常／異常であることが分り、同様処理を各アドレスにつ
き行なうことで、全てのアドレスにつきアドレスデコー
ド回路２２が正常／異常であることが分る。
アドレスのあるビットが０またはｌになる（０またはｌ
に固定される）なら、２重選択になるはずで、読出しプ
ロセッサではオール００のはずがＦＦも現われることに
なる。上記処理でこの異常がチェックできる。
に固定される）なら、２重選択になるはずで、読出しプ
ロセッサではオール００のはずがＦＦも現われることに
なる。上記処理でこの異常がチェックできる。
アドレスデコード回路の正常／異常はアドレスの各ビッ
トにつき行なえばよいから、上記書込み／続出しはアド
レスビットのＩつだけ１、残りを０としたものおよび全
ビットがＯのもの全部につき行なえばよい。これで、全
アドレス書込み／続出しに比べて、大幅な診断所要時間
の低減が可能になる。例えばＲＡＭアドレス領域がｏｏ
ｏｏｏ〜７Ｆ’ＦＦＦの場合、全アドレスの書込み／続
出しでは８００００ ｘ ８００００ （いずれも１６
進数）回数のＲＡＭアクセスが必要はなるが、１ビット
のみ１、残りは０のもの、および全ビットが０のものに
つき書込み／読出しするなら２０Ｘ２０ （いずれも１
０進数）回数のＲＡＭアクセスで済む。
トにつき行なえばよいから、上記書込み／続出しはアド
レスビットのＩつだけ１、残りを０としたものおよび全
ビットがＯのもの全部につき行なえばよい。これで、全
アドレス書込み／続出しに比べて、大幅な診断所要時間
の低減が可能になる。例えばＲＡＭアドレス領域がｏｏ
ｏｏｏ〜７Ｆ’ＦＦＦの場合、全アドレスの書込み／続
出しでは８００００ ｘ ８００００ （いずれも１６
進数）回数のＲＡＭアクセスが必要はなるが、１ビット
のみ１、残りは０のもの、および全ビットが０のものに
つき書込み／読出しするなら２０Ｘ２０ （いずれも１
０進数）回数のＲＡＭアクセスで済む。
０
アドレスビットがＯ，ｌに固定、は当該ビットの信号線
がグランドまた電源線ヘショートしたときに生じるが、
この他には線間ショートがある。
がグランドまた電源線ヘショートしたときに生じるが、
この他には線間ショートがある。
ＲＡＭにクリア不可領域がある場合、これをアドレスの
あるビットの０．１で区別しておくと、クリア不可領域
を除いてクリア可領域に簡単に本発明診断方式を適用で
きる。例えば、書込み／続出しアドレスは単純に始端ア
ドレス００００からインクリメントさせ、これとクリア
可の領域の始端アドレス１０００との論理和をとってそ
れを実際のアクセスアドレスとすることで、クリア可領
域のみクリア、書込み／続出し、することができる。
あるビットの０．１で区別しておくと、クリア不可領域
を除いてクリア可領域に簡単に本発明診断方式を適用で
きる。例えば、書込み／続出しアドレスは単純に始端ア
ドレス００００からインクリメントさせ、これとクリア
可の領域の始端アドレス１０００との論理和をとってそ
れを実際のアクセスアドレスとすることで、クリア可領
域のみクリア、書込み／続出し、することができる。
本発明の実施例を第２図、第３図に示す。第２図では、
最初はＲＡＭ全領域のクリアステップでの、これはアク
セスするＲＡＭのアドレスを始端アドレス０００００（
１６進数、以下向しなのでこの注釈は省略する）にし、
然る後アクセスするＲＡＭのアドレスが最終アドレス＋
１の８００００になるまで、各ＲＡＭアドレスの内容（
本例では８ビットの１ワード）を所定値、本例では００
にし、次いでＲＡＭアドレスを＋１し、この操作をアド
レスが８００００になるまで繰り返すことで行なう。こ
れでＲＡＭの各アドレスの内容は全て０になる。
最初はＲＡＭ全領域のクリアステップでの、これはアク
セスするＲＡＭのアドレスを始端アドレス０００００（
１６進数、以下向しなのでこの注釈は省略する）にし、
然る後アクセスするＲＡＭのアドレスが最終アドレス＋
１の８００００になるまで、各ＲＡＭアドレスの内容（
本例では８ビットの１ワード）を所定値、本例では００
にし、次いでＲＡＭアドレスを＋１し、この操作をアド
レスが８００００になるまで繰り返すことで行なう。こ
れでＲＡＭの各アドレスの内容は全て０になる。
次はＲＡＭアドレスデコーダのチェックステップに移る
■。これば、次のようにして行なう。即ち先ずチェック
先アドレス（データを書込むアドレス）をｏｏｏｏｏに
し、このアドレスに８ビットデータ本例ではＦＦを書込
む。次いでチェック元以外のアドレスの内容が変化して
いないかどうかチェックする■が、これは次のようにし
て行なう。
■。これば、次のようにして行なう。即ち先ずチェック
先アドレス（データを書込むアドレス）をｏｏｏｏｏに
し、このアドレスに８ビットデータ本例ではＦＦを書込
む。次いでチェック元以外のアドレスの内容が変化して
いないかどうかチェックする■が、これは次のようにし
て行なう。
即ち、チェック先アドレス（読出しアドレス）をチェッ
ク先アドレスとし、チェック先アドレスが８００００に
なるまで、チェック先アドレス−チェック先アドレス、
かの判定、これがＹＥＳならくチェック開始）チェック
先アドレスの更新、Ｎｏなら（チェック中）チェック先
アドレスの内容−００？の判定、これがＹＥＳならチェ
ック先アドレスの更新、ＮＯならＲＡＭアドレスデコー
ダ異常２ ■であるから、アラーム発報、システム停止とする。
ク先アドレスとし、チェック先アドレスが８００００に
なるまで、チェック先アドレス−チェック先アドレス、
かの判定、これがＹＥＳならくチェック開始）チェック
先アドレスの更新、Ｎｏなら（チェック中）チェック先
アドレスの内容−００？の判定、これがＹＥＳならチェ
ック先アドレスの更新、ＮＯならＲＡＭアドレスデコー
ダ異常２ ■であるから、アラーム発報、システム停止とする。
こうして、チェック先アドレス更新、内容がＯＯかのチ
ェックを８００００まで行なったらチェック先アドレス
の内容を他のアドレスの内容と同し００に戻し■、チェ
ック先アドレスを更新して、最初へ戻る。即ちチェック
先アドレスの内容をＦＦにし、チェック元以外の内容が
変化していないかのチェックを行ない■、・・・・・・
とする。か覧る処理を行ないながらチェック先アドレス
を更新して行って８００００になり、内容異常がなけれ
ばＲＡＭアドレスデコーダは正常■であり、診断路りと
する。
ェックを８００００まで行なったらチェック先アドレス
の内容を他のアドレスの内容と同し００に戻し■、チェ
ック先アドレスを更新して、最初へ戻る。即ちチェック
先アドレスの内容をＦＦにし、チェック元以外の内容が
変化していないかのチェックを行ない■、・・・・・・
とする。か覧る処理を行ないながらチェック先アドレス
を更新して行って８００００になり、内容異常がなけれ
ばＲＡＭアドレスデコーダは正常■であり、診断路りと
する。
チェック先アドレスを単純にインクリメントするとＲＡ
Ｍの全アドレス（チェック先アドレスを除く）を読出す
ことになり、所要時間が大になる。
Ｍの全アドレス（チェック先アドレスを除く）を読出す
ことになり、所要時間が大になる。
アドレスデコーダのチェックはアドレスの各ビットにつ
いてのチェックで充分であるから、第３図では００００
０．００００１．００００２．００００４． ・・・・
・・と、２進のアドレスの各ビットを１つだけ逐次ｌに
するという要領で行なう。このようにすれば２０ビット
３ アドレスＡ１９・・・・・・ＡＯに対しては、チｙ−”
）り元アドレスがＡ１９〜Ａ１＝ＯＡＯ＝１なら１９回
、Ａ１９〜Ａ２．ＡＯ＝０．Ａ１＝１なら１８回、・・
・・・・の続出して済む。
いてのチェックで充分であるから、第３図では００００
０．００００１．００００２．００００４． ・・・・
・・と、２進のアドレスの各ビットを１つだけ逐次ｌに
するという要領で行なう。このようにすれば２０ビット
３ アドレスＡ１９・・・・・・ＡＯに対しては、チｙ−”
）り元アドレスがＡ１９〜Ａ１＝ＯＡＯ＝１なら１９回
、Ａ１９〜Ａ２．ＡＯ＝０．Ａ１＝１なら１８回、・・
・・・・の続出して済む。
第３図はＲＡＭ領域の一部分はクリアしない場合の診断
要領を示す。ＲＡＭに消去してはならないデータが書込
まれていることがあり、第３図はこの場合に対処するも
のである。こ覧ではアドレスのあるビットＡｉまたはビ
ットＡｊが１のものの領域０１００・・・・・・０（先
頭の０はＡ４次のｌはＡｊ、続く０はＡｉ、Ａｊより下
位のビット；こ覧では２進数）〜１１１・・・・・・ｌ
はクリア可、このＡｉおよびＡｊが０である領域ＯＯＯ
・・・・・・０〜００１１・・・・・・１はクリア不可
とする。第３図ではＡｉ＝Ａ１Ｂ、Ａｊ＝Ａｌ ７とし
ており、Ａ１Ｂ＝Ａ１７＝Ｏの領域はクリア不可、Ａｌ
ＢまたはＡ１７のいずれか少なくとも１つが１の領域が
クリア可である。
要領を示す。ＲＡＭに消去してはならないデータが書込
まれていることがあり、第３図はこの場合に対処するも
のである。こ覧ではアドレスのあるビットＡｉまたはビ
ットＡｊが１のものの領域０１００・・・・・・０（先
頭の０はＡ４次のｌはＡｊ、続く０はＡｉ、Ａｊより下
位のビット；こ覧では２進数）〜１１１・・・・・・ｌ
はクリア可、このＡｉおよびＡｊが０である領域ＯＯＯ
・・・・・・０〜００１１・・・・・・１はクリア不可
とする。第３図ではＡｉ＝Ａ１Ｂ、Ａｊ＝Ａｌ ７とし
ており、Ａ１Ｂ＝Ａ１７＝Ｏの領域はクリア不可、Ａｌ
ＢまたはＡ１７のいずれか少なくとも１つが１の領域が
クリア可である。
第３図でも先ずＲＡＭ領域のクリアを行なう■が、これ
はクリアしてよい領域２００００〜７１１ Ｆ Ｆ Ｆ
に４ つき行なう。
はクリアしてよい領域２００００〜７１１ Ｆ Ｆ Ｆ
に４ つき行なう。
次いでＲＡＭアト°レスデコーダのチェックを行なう■
が、このとき強制オンピット位置を４００００とする。
が、このとき強制オンピット位置を４００００とする。
これはＡ１Ｂ＝１にするということであり、クリアして
よい領域を書込み／続出しするということであるが、Ａ
１Ｂ＝１に固定するとアドレスデコーダのこのＡ１８ビ
ットの正常／異常が分らない。そこで強制オンピット位
置は２００００すなわちＡ１７＝１ともし、この２通り
の診断でＡ１８ビットの正常／異常もチェックする。
よい領域を書込み／続出しするということであるが、Ａ
１Ｂ＝１に固定するとアドレスデコーダのこのＡ１８ビ
ットの正常／異常が分らない。そこで強制オンピット位
置は２００００すなわちＡ１７＝１ともし、この２通り
の診断でＡ１８ビットの正常／異常もチェックする。
ＲＡＭアドレスデコーダのチェック■では、チェック先
アドレスをｏｏｏｏｏにし、これと強制オンピット位置
４００００との論理和のアドレス八Ｆ Ｆを書込み、チ
ェック元以外の内容が変化していないか否かチェックす
る■。変化していたら、ＲＡＭアドレスデコーダ異常■
であり、アラーム発報、システム停止とし、変化してい
ないならチェック先アドレスの更新■、書込みアドレス
の内容の００への復帰、書込みアドレスの更新を行なう
。こうして最終の８００００まで内容が予定のＯＯであ
れ５ ばＲＡＭアドレスデコーダ正常■であり、診断を終了す
る。
アドレスをｏｏｏｏｏにし、これと強制オンピット位置
４００００との論理和のアドレス八Ｆ Ｆを書込み、チ
ェック元以外の内容が変化していないか否かチェックす
る■。変化していたら、ＲＡＭアドレスデコーダ異常■
であり、アラーム発報、システム停止とし、変化してい
ないならチェック先アドレスの更新■、書込みアドレス
の内容の００への復帰、書込みアドレスの更新を行なう
。こうして最終の８００００まで内容が予定のＯＯであ
れ５ ばＲＡＭアドレスデコーダ正常■であり、診断を終了す
る。
本発明は、第４図などの従来方式との併用も可能である
。
。
以上説明した様に、本発明によれば従来行われていなか
ったＲＡＭアドレスデコード回路の異常をその初期診断
時に高速にチェックできるようになるため、装置の信頼
性を向上させることが可能となり、マイクロコンピュー
タシステムの信頼性向上に寄与する所が大きい。
ったＲＡＭアドレスデコード回路の異常をその初期診断
時に高速にチェックできるようになるため、装置の信頼
性を向上させることが可能となり、マイクロコンピュー
タシステムの信頼性向上に寄与する所が大きい。
第１図は本発明の原理説明図、
第２図および第３図は本発明の実施例１，２の説明図、
第４図は従来方式の説明図である。
第１図で２１はマイクロコンピュータシステムのプロセ
ッサ、２３はＲＡＭ、２２はそのアドレ６ スデコード回路である。 出 願 人 乍ｒ 士 通 株 式 ％式％ 較
ッサ、２３はＲＡＭ、２２はそのアドレ６ スデコード回路である。 出 願 人 乍ｒ 士 通 株 式 ％式％ 較
Claims (1)
- 【特許請求の範囲】 １、マイクロコンピュータシステムに用いられるＲＡＭ
の動作正常性を診断する方式において、該ＲＡＭ（２３
）の全アドレスの記憶領域（２３１、２３２、・・・）
を特定パターンのデータでクリアした後、１アドレスの
記憶領域にだけ前記特定パターンとは異なるパターンの
データを書込み、書込んだアドレス以外のアドレスを読
出してその記憶領域のデータが変化したか否かをチェッ
クし、 この書込み、読出しをＲＡＭの各アドレスにつき行なっ
て、アドレスデート回路の正常、異常を診断することを
特徴とするＲＡＭ初期診断方式。 ２、書込み、読出しは、複数ビットからなるアドレスの
任意の１ビットのみが１で残りのビットは０である各ア
ドレスにつき行なうことを特徴とする請求項１記載のＲ
ＡＭ初期診断方式。 ３、マイクロコンピュータシステムに用いられ、一部の
領域はクリアすることができないＲＡＭの動作正常性を
診断する方式において、 クリア可能なアドレス範囲はアドレスのあるビットが１
、クリアすることができないアドレス範囲は該ビット（
２ビット）が０としておき、該ビットが１のクリア可能
なアドレス範囲の記憶領域を特定パターンのデータでク
リアした後、１アドレスの記憶領域にだけ前記特定パタ
ーンとは異なるパターンのデータを書込み、書込んだア
ドレス以外のアドレスを読出してその記憶領域のデータ
が変化したか否かをチェックし、 この書込み、読出しをＲＡＭのクリア可能なアドレス範
囲の各アドレスにつき行なって、アドレスデート回路の
正常、異常を診断することを特徴とするＲＡＭ初期診断
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1320052A JPH03180947A (ja) | 1989-12-08 | 1989-12-08 | Ｒａｍ初期診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1320052A JPH03180947A (ja) | 1989-12-08 | 1989-12-08 | Ｒａｍ初期診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03180947A true JPH03180947A (ja) | 1991-08-06 |
Family
ID=18117190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1320052A Pending JPH03180947A (ja) | 1989-12-08 | 1989-12-08 | Ｒａｍ初期診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03180947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324493A (ja) * | 1992-05-20 | 1993-12-07 | Nec Corp | メモリ診断方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153594A (en) * | 1980-04-28 | 1981-11-27 | Fujitsu Ltd | Test method for storage device |
| JPS5814399A (ja) * | 1981-07-17 | 1983-01-27 | Yamatake Honeywell Co Ltd | メモリ用アドレスバツフアの故障診断方法 |
| JPS6488855A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Method for checking on-line ram |
-
1989
- 1989-12-08 JP JP1320052A patent/JPH03180947A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153594A (en) * | 1980-04-28 | 1981-11-27 | Fujitsu Ltd | Test method for storage device |
| JPS5814399A (ja) * | 1981-07-17 | 1983-01-27 | Yamatake Honeywell Co Ltd | メモリ用アドレスバツフアの故障診断方法 |
| JPS6488855A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Method for checking on-line ram |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324493A (ja) * | 1992-05-20 | 1993-12-07 | Nec Corp | メモリ診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001104B1 (ko) | 어드레스 라인 오류 테스트 방법 | |
| JPH0498342A (ja) | 半導体記憶装置 | |
| JPH01137349A (ja) | 記憶アドレス変換システム | |
| JPS58105500A (ja) | メモリ駆動回路故障検出システム及び方法 | |
| JPS6391764A (ja) | パリティ・チェック機能を有するメモリ・システム | |
| US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
| JPH03180947A (ja) | Ｒａｍ初期診断方式 | |
| JP3499184B2 (ja) | メモリのアドレスライン障害検出装置、その方法、及び記録媒体 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPS63239547A (ja) | メモリ機器 | |
| JPS60122426A (ja) | 書込みデ−タチエック方式 | |
| JPH02301836A (ja) | データ処理システム | |
| JPH09198274A (ja) | プロセッサとｒａｍを有する装置のテスト方法 | |
| JP3482788B2 (ja) | 故障診断方法 | |
| JPH05334202A (ja) | Ｒａｍのチェック方法 | |
| JPS6118056A (ja) | 領域外メモリへのアクセス異常検定方法 | |
| JPH11212731A (ja) | ファイル装置試験方法 | |
| JPH02171991A (ja) | Ｉｃカードの制御方法 | |
| JPH06250933A (ja) | 情報処理装置および主記憶装置のアクセス制御方法 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS6035695B2 (ja) | メモリ試験方式 | |
| JPH05257819A (ja) | メモリチップセレクト障害検出システム | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPH04101253A (ja) | メモリのｅｃｃ回路の動作試験方式 |