JPH03180978A - 迷路法によるプリント基板の配線処理方式 - Google Patents

迷路法によるプリント基板の配線処理方式

Info

Publication number
JPH03180978A
JPH03180978A JP1320793A JP32079389A JPH03180978A JP H03180978 A JPH03180978 A JP H03180978A JP 1320793 A JP1320793 A JP 1320793A JP 32079389 A JP32079389 A JP 32079389A JP H03180978 A JPH03180978 A JP H03180978A
Authority
JP
Japan
Prior art keywords
wiring
area
printed circuit
areas
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1320793A
Other languages
English (en)
Inventor
Hajime Kawamura
河村 一
Yosuke Yoneda
米田 洋介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Telecom System Ltd
Original Assignee
NEC Corp
NEC Telecom System Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Telecom System Ltd filed Critical NEC Corp
Priority to JP1320793A priority Critical patent/JPH03180978A/ja
Publication of JPH03180978A publication Critical patent/JPH03180978A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は迷路法によるプリント基板の配線処理方式に関
し、特に迷路法が適用される範囲を拡大し、かつ効率の
よい配線経路探索を行うことができるプリント基板の配
線処理方式に関する。
(従来の技術) 従来、この種の配線処理方式は、配線領域全体を設計の
法則に従って一定の配線間隔で格子状に分割し、その格
子をセルマツプと呼ばれるデータ構造にまとめてコンピ
ュータ上の記憶領域に表現し、その表現上で順次経路探
索を行ってい友。
ここで、セルマツプと呼ばれるものは、格子上の1点を
1つのセルと呼ばれる記憶単位に対応させた二次元の配
列である。そして1セル当夛8〜12ビット程度の大き
さで、対応する格子点が配線可能かどうか、會たどちら
の方向から探索してきたかなどの状態を表現する。
迷路法では、二つのセルとセルの間の経路を探索すると
き、一方のセルから出発して配線可能々隣接セルを順次
探索していって、他方のセルに到達するまでの配線可能
なセルの系列を求めるが、セルマツプを用いることによ
って隣接セルへの探索が効率よく簡単にできる。
第9図に迷路法による経路探索の一例を示す。
同図(a)は、迷路法の拡散処理の例を示し、同図(b
)は、同図(&)の拡散処理にょう求められる経路のう
ち、パックトレース(またはパックトラック)処理によ
って、実際に配線すべき経路を求める方法の一例を示す
。
第9図中の斜線を施した部分は配線禁止領域であう%S
はソースセル、Tはターゲットセルである。
同図(a)に示すように、拡敵処理は、ソースセルに隣
接する図中の上下左右のセルに%1#をマークする。さ
らに % 1Nのマークを付したセルの上下左右の空き
セルに%2Nをマークする。
さらに%21のマークを付したセルの上下左右の空きセ
ルに%8#をマークする。このようにしてマークを付し
たセルがターゲットセルに隣接するまで繰返す。
パックトラック処理は、同図(b)の図中の矢印に示す
ように、ターゲットセルから%4′2%8f %2I 
%1r、ンースセルというように逆にたどっていくこと
によって実際に配線すべき配線経路を求めることができ
る。
(発明が解決しようとする課題) 上述した従来の迷路法による配線処理方式は、配線経路
探索時に、隣接セルを1つずつ順次探索するので、配線
可能領域が広範囲にわたる場合、効率が悪いとbう欠点
がある。また、プリント基板全体を一定の格子に分割す
る必要があるので、一定の格子に分割でき逢いプリント
基板については迷路法の適用ができないという欠点があ
る。
本発明の目的はこのような欠点を解消し、配線領域を矩
形領域に分割することにより格子分割ができないプリン
ト基板でも迷路法が適用することができ、また経路探索
が効率的でしかも順次探索を必要とせず、非接触領域に
ついて並列して同時に探索できるような迷路法によるプ
リント基板の配線処理方式を提供することにある。
(課題を解決するための手段) 前記の目的を達成するため本発明の迷路法によるプリン
ト基板の配線処理方式は、X軸方向、Y軸方向のうち、
いずれかの方向を配線優先方向とし、前記配線優先方向
に沿って配線処理を行うべき配線領域を帯状に分割し、
分割した帯状領域のそれぞれの領域内において、たがい
に接触しない矩形領域に分割し、前記配線領域内の前記
矩形領域の相互間で配線可能なもの同士をリング状にリ
ンクして記憶する記憶手段1,2と、前記記憶手段に記
憶された配線可能領域を参照して配線ができるかどうか
を予測し、配線ができると予測されるリング状のリンク
が複数個ある場合は、迷路法による配線経路の探索を複
数のリング状のリンクについて同時に並行して行う配線
経路探索手段と、前記配線経路探索手段によって求めら
れた配線経路を配線禁止領域として、前記記憶手段の記
憶内容を更新する手段を有し、前記配線経路探索手段に
よる経路探索を繰や返して処理する方式とする。
(実施例) 次に、本発明の実施例について図面を参照して説明する
。
第1図は、本発明の一実施例の配線処理方式の手順例を
示すフローチャートである。
第1図の例は、処理の対象とするプリント基板を2層基
板とし、処理の優先方向をY方向(図中縦方向)として
いる。
第2図〜第5図は、第1図の実流量にかけるステップl
(手段1)の説明図である。
プリント基板の配線可能領域は、まず禁止領域を避けて
矩形領域に分割するが、第2図はこの配゛凍可能矩形領
域に分割した状態を示している。
ステップ1(手段1)にかいては、第2図に示すように
、ブリy)基板の配線可能領域から図中斜線で表わした
禁止領域を取除き、残った部分を図中に点線で表わした
ように区切って、優先配線方向であるY軸方向で、まず
帯状領域(以下、スロットという。)に分割する。
ここでスロットのX座標の列をスロットヘッダとする。
各スロットヘッダの構成例を第8図に示す。
そこで第2図のX座標Xo 、Xt 、Xs 、Xs、
x、 、x、 、x、 、x、によって区切られたスロ
ットを識別するためのスロットヘッダは第4図のように
なる。
スロットは、各スロット内で接触しない矩形領域に分割
する。
第2図においては各スロットを矩形領域11.12.1
3.14.15.18.17.18.19.20に分割
する。これら各矩形領域をデータとして記憶する構造例
を第5図に示す。
第5図の例では、データは、領域ID、層番号、領域左
下座標、領域右下座標、上側スロットポインタ、下側ス
ロットポインタ、リンクポインタの順に格納されている
。
第6図、第7図、お文び第8図は、第1図におけるステ
ップ2(手段2)の説明図である。
ステップ2(手段2)では、矩形領域間で配線可能な矩
形領域をリンクポインタで結び、矩形領域データの更新
を容易にするためのスロットポインタをはる。
第6図は、たがいに接触する矩形領域をリンクポインタ
でリング状に結んだ図である。図中、矢印は、リンクポ
インタのポイント方向を表わしている。そして同一リン
グの矩形領域にのみ同一のインデックス(以下、IDと
いう。)をセットする。
第6図では、第2図で少々くとも1ケ所が接する矩形領
域11.12.14.16.15.1iから11へリン
クポインタで結んでリングを形威し、これらの矩形領域
のIDを1とする。
また、第2図でたがいに接触する矩形領域18.20.
19から18へリンクポインタで結んでリングを形成し
、これらの矩形領域のIDを2とする。
會た、第2図で独立している矩形領域17のみでリング
を形成しIDを8とする。
第7図は、矩形領域の接触判定を高速に行うためのデー
タのスロットポインタのはシ方を示した図である。
第7図において、30はスロットヘッダである。
スロットヘッダ30の内容は第4図に示すものである。
スロットヘッダ30に続く矩形領域は、Y座標が大きい
(@2図で各スロット中の最上部にある)矩形領域11
.12.14.16.1B、20である。したがってこ
れらの矩形領域の上側(Y座標の大きい測)のスロット
ポインタはすべて行先は空き(NULL)である。
第7図において、各矩形領域から出ている矢印を付した
線は、上側スロットポインタ(Y座標の大きい側のポイ
ンタ)、あるいは下側スロットポインタ(Y座標の小さ
い側のポインタ)のポイント方向を示している。
下側(Y座標の小さい側)のスロットポインタのポイン
ト方向は同一スロットの下側(y座標の(9) 小さい側)の矩形領域13.15.17.19のそれぞ
れに向い、矩形領域11および20にはその下側には同
一スロット内の矩形領域が々いので下側スロットポイン
タの行先は空き(NULL)となる。會た、第7図中の
下側の矩形領域13.15.17,19にあっては、第
2図に示すように、図中の上側が配線禁止領域となって
いるのでそれぞれの矩形領域の上側スロットポインタの
行先は空き(NULL)であり、下側スロットポインタ
の行先は、同一スロット内のそれぞれの上側の矩形領域
12.14.18.18に向う。
第8図は、2つの領域が接触するかどうかの判定方法を
示す説明図である。甘たこの判定は、結線すべきビンベ
アのンースとターゲットのピン(あるいはンースセルと
ターゲットセル)の探索開始領域を求める手段(第1図
のステップ4、すなわち第8の手段)でもある。
第8図(&)の場合は、同じ層にあり、互いに接する矩
形領域が、その接している長さtが配線の太さに等しい
か、それより大であれば、その2(10) つの領域間に配線可能状態に接触しているものと判定す
る。
第8図(b)の場合、上下の隣接する層間で、互いに対
向する部分に、−上下層間を電気的に接続する経路■が
完全に含!れている。この状態もlた配線可能状態に接
触しているものと判定する。
そこで、第1図のステップ8にかいて結線すべきビンベ
アを選び、ステップ4において、ソースセルに接触する
矩形領域とターゲットセルに接触する矩形領域のうち同
じIDをもつ矩形領域が存在すれば、配線経路が存在し
、同一のIDをもつ矩形領域が存在し女、かった9、ソ
ースセル、あるいはターゲットセルに接触する矩形領域
が存在しない場合は、配線経路は存在しない。このよう
に判定することによって、選んだ結線ピンベアの配線が
可能であるかどうかは瞬時に予測できる。
手段3によって求めた、同−IDによってリング状にリ
ンクポインタで結ばれた各矩形領域を1つのセルとみな
して従来の迷路法によりターゲットとなる矩形領域に接
触するまで経路探索を行う(11) (第2図のステップ5.6)。
このような方法によってノースピンからターゲットピン
への経路が含まれる配線可能領域の列が求められる(ス
テップ7)。
その列の各矩形領域内で接触部分同士を結べば、実際の
配線経路が求められる(ステップ8)。
こうして求められた配線経路を禁止領域として配線の存
在したスロットのみを対象に、手段1と同様の方法で記
憶内容を更新(ステップ9)することによう、全ピンベ
アを結線することができる。
さらに、上述のように1つのピンベアについて配線経路
を求めている最中に、他のビンベアについて調べ、その
ビンベアに接触する矩形領域が、現在経路探索に使用し
ている矩形領域のIDと異なるIDを持っていれば配線
経路は互いに干渉したいので、複数のビンベアの経路探
索を同時に並行して行うことができる。
(発明の効果) 以上説明したように本発明は、配線領域を矩形領域に分
割することにより、従来格子分割ができ(12) ないため迷路法が適用することができなかったプリント
基板に、迷路法を適用することができるという効果があ
る。
また、リング状にリンクされた矩形領域だけを経路探索
の対象とするため、経路が存在し邊い場合は、探索処理
を行うことなく結果が直ちに判り、効率内々探索が可能
と欧る。さらに、接触領域をリンクすることによう1非
接触領域での配線を完全に独立させることができるので
、これらの独立した配線の経路探索を並列に行うことが
できるという効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例の手順例を示す70−チャ
ートである。 第2図は、第1図のステップ1にかいて配線領域を矩形
領域に分割する方法を示す説明図である。 第8図は、IJ2図の各スロットに対応するデータの構
造例を示す説明図である。 第4図は、第2図のスロットに対するスロットヘッダの
データの具体的を示す説明図である。 (1B) 第6図は、第2図の各矩形領域のデータ構造例を示す説
明図である。 第6図は、第1図のステップ2にかいて各矩形領域をリ
ンクする状況を示す説明図である。 第7図は、第2図の各矩形領域をスクットポインタによ
シ関連づける状況を示す説明図である。 第8図は、隣接する矩形領域の接触判定を行う方法を示
す説明図である。 第9図は、一般の迷路法による経路探索方法を示す説明
図である。 1〜9・・・配線処理手順のステップ 11〜20・・・矩形領域 30・・・スロットヘッダ S−・・ソースセル T・・・ターゲットセル x、 −X、 ・・・X座標

Claims (1)

    【特許請求の範囲】
  1. プリント基板の配線処理方式において、X軸方向、Y軸
    方向のうち、いずれかの方向を配線優先方向とし、前記
    配線優先方向に沿つて配線処理を行うべき配線領域を帯
    状に分割し、分割した帯状領域のそれぞれの領域内にお
    いて、たがいに接触しない矩形領域に分割し、前記配線
    領域内の前記矩形領域の相互間で配線可能なもの同士を
    リング状にリンクして記憶する記憶手段と、前記記憶手
    段に記憶された配線可能領域を参照して配線ができるか
    どうかを予測し、配線ができると予測されるリング状の
    リンクが複数個ある場合は、迷路法による配線経路の探
    索を複数のリング状のリンクについて同時に並行して行
    うことができる配線経路探索手段と、前記配線経路探索
    手段によつて求められた配線経路を配線禁止領域として
    、前記記憶手段の記憶内容を更新する手段を有し、前記
    配線経路探索手段による経路探索を繰り返して処理する
    ことを特徴とする迷路法によるプリント基板の配線処理
    方式。
JP1320793A 1989-12-11 1989-12-11 迷路法によるプリント基板の配線処理方式 Pending JPH03180978A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1320793A JPH03180978A (ja) 1989-12-11 1989-12-11 迷路法によるプリント基板の配線処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1320793A JPH03180978A (ja) 1989-12-11 1989-12-11 迷路法によるプリント基板の配線処理方式

Publications (1)

Publication Number Publication Date
JPH03180978A true JPH03180978A (ja) 1991-08-06

Family

ID=18125306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1320793A Pending JPH03180978A (ja) 1989-12-11 1989-12-11 迷路法によるプリント基板の配線処理方式

Country Status (1)

Country Link
JP (1) JPH03180978A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097468A (ja) * 2008-10-17 2010-04-30 Fujitsu Ltd 配線方法、自動配線装置、及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097468A (ja) * 2008-10-17 2010-04-30 Fujitsu Ltd 配線方法、自動配線装置、及びプログラム
US8762910B2 (en) 2008-10-17 2014-06-24 Fujitsu Limited Wiring design method

Similar Documents

Publication Publication Date Title
EP0248513B1 (en) Method for routing
US6317864B1 (en) System and method for graphic layout modification
KR910013529A (ko) 배선경로처리방법과 배선경로 처리시스템 및 반도체집적회로장치
JPH0550780B2 (ja)
US4858143A (en) Work ordering routine for use in a method of routing
US5065355A (en) Automatic routing method for LSI
EP1335315A2 (en) Dual Dijkstra search for planning multiple paths
Tollis A new algorithm for wiring layouts
Chen et al. Layer assignment for yield enhancement
JPS59189471A (ja) 配線経路探索システム
JPH0750742B2 (ja) Lsi設計方法
JP2536119B2 (ja) 配線処理方式
JPS6172364A (ja) 配線自動設計方式
JP3006244B2 (ja) 自動配線方式
JPS63104181A (ja) 複数格子系プリント基板の配線方法
JP3006156B2 (ja) 自動配線方式
Wong et al. Approximating the Steiner tree in the placement process
JPS6286463A (ja) 多層自動配線処理方式
Chen et al. The channel expansion problem in layout design
Feo et al. OR Practice—Lagrangian Relaxation for Testing Infeasibility in VLSI Routing
JPS59188772A (ja) 経路探索処理方式
JPH0325571A (ja) サブランド自動付与装置
JPH02126368A (ja) 接続経路探索方法
JPS6140674A (ja) 経路探索処理システム
JPH01293472A (ja) Cadによる回路基板の配線経路探索方法