JPH03181137A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03181137A JPH03181137A JP32082189A JP32082189A JPH03181137A JP H03181137 A JPH03181137 A JP H03181137A JP 32082189 A JP32082189 A JP 32082189A JP 32082189 A JP32082189 A JP 32082189A JP H03181137 A JPH03181137 A JP H03181137A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- hydrogen
- film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置の製造方法に関する。
[従来の技術]
従来、絶縁基板上の薄膜トランジスタ(以下TPTと称
す)は第4図に示すように、ガラスなどの絶縁基板41
上に、半導体薄膜42を形成し、そこに素子を作り込ん
で構成されていた。
す)は第4図に示すように、ガラスなどの絶縁基板41
上に、半導体薄膜42を形成し、そこに素子を作り込ん
で構成されていた。
また、近年、TPTの特性向上のため、半導体薄膜とし
て、結晶性半導体薄膜を用いることがよく見られる。こ
こで言う結晶性半導体とは、通常使用されている単結晶
ウェハーに比べると、欠陥が数多く存在している単結晶
半導体や、内部に1個以上の結晶粒界を持つ多結晶半導
体を言う。
て、結晶性半導体薄膜を用いることがよく見られる。こ
こで言う結晶性半導体とは、通常使用されている単結晶
ウェハーに比べると、欠陥が数多く存在している単結晶
半導体や、内部に1個以上の結晶粒界を持つ多結晶半導
体を言う。
[発明が解決しようとしている課題]
しかしながら、上記従来例では、結晶性半導体薄膜42
と基板41との界面や結晶性半導体薄膜42とゲート絶
縁膜43との界面に、数多くの界面準位46.44が存
在し、例えば、MOSFETを形成した場合、この界面
準位の影響でチャネル部でキャリアが準位にトラップさ
れ、いわゆるバックチャネルを形成し、しきい値電圧の
変動や、o n / o f f比の低下など、素子特
性の劣化をもたらしていた。
と基板41との界面や結晶性半導体薄膜42とゲート絶
縁膜43との界面に、数多くの界面準位46.44が存
在し、例えば、MOSFETを形成した場合、この界面
準位の影響でチャネル部でキャリアが準位にトラップさ
れ、いわゆるバックチャネルを形成し、しきい値電圧の
変動や、o n / o f f比の低下など、素子特
性の劣化をもたらしていた。
また、結晶性半導体薄膜として、多結晶シリコンを用い
ることがよく見られるが、多結晶シリコン内に存在する
結晶粒界には、数多くの界面準位45が存在し、これら
が、キャリアをトラップすることにより、チャネル部で
のキャリアの移動度を低下させる。
ることがよく見られるが、多結晶シリコン内に存在する
結晶粒界には、数多くの界面準位45が存在し、これら
が、キャリアをトラップすることにより、チャネル部で
のキャリアの移動度を低下させる。
また、基板にガラスなどの安価な材料を用いると、基板
材料中に含まれるNa”?zどのアルカリイオンが、プ
ロセス中の熱処理によって移動し、基板との界面やシリ
コン薄膜中に可動イオンとして存在し、素子特性の劣化
や、信頼性に問題を生じさせていた。
材料中に含まれるNa”?zどのアルカリイオンが、プ
ロセス中の熱処理によって移動し、基板との界面やシリ
コン薄膜中に可動イオンとして存在し、素子特性の劣化
や、信頼性に問題を生じさせていた。
これらの問題にたいして、例えば、素子形成後、素子の
保護膜として、プラズマCVD法による窒化シリコン膜
による水素パッシベーションを用いて、シリコン薄膜内
の準位を減らし、移動度を高くすることが行なわれてき
た。また、アルカリイオン汚染防止のために、高純度石
英や無アルカリガラスなどを基板として用いる場合もあ
る。
保護膜として、プラズマCVD法による窒化シリコン膜
による水素パッシベーションを用いて、シリコン薄膜内
の準位を減らし、移動度を高くすることが行なわれてき
た。また、アルカリイオン汚染防止のために、高純度石
英や無アルカリガラスなどを基板として用いる場合もあ
る。
しかしながら、上記の方法によっても、基板との界面の
問題は解決されていない。これは、水素パッシベーショ
ン後の比較的結晶性半導体薄膜表面の水素濃度分布が、
第5図に示されるように、比較的結晶性半導体薄膜表面
にピークを持つような分布となり、薄膜内部および薄膜
と下地界面の準位をパッシベートするのに十分ではない
ためである。
問題は解決されていない。これは、水素パッシベーショ
ン後の比較的結晶性半導体薄膜表面の水素濃度分布が、
第5図に示されるように、比較的結晶性半導体薄膜表面
にピークを持つような分布となり、薄膜内部および薄膜
と下地界面の準位をパッシベートするのに十分ではない
ためである。
また、高純度石英や無アルカリガラスなどを基板は、高
価で、大面積に基板に安価でTPTを形成するには問題
があった。
価で、大面積に基板に安価でTPTを形成するには問題
があった。
[課題を解決するための手段]
本発明の半導体装置の製造方法は、絶縁基体上に、結晶
性半導体薄膜を形成して成る半導体装置の製造方法にお
いて、前記基体上に水素を含む第1の絶IA IlMを
形成した後、前記水素を含む絶縁膜を形成した温度と同
程度か、それ以下の温度で前記結晶性半導体薄膜を形成
し、次に、前記結晶性半導体薄膜上面に水素を含む第2
の絶縁膜を形成し、その後、前記水素を含む第1の絶縁
膜および第2の絶縁膜を形成した温度よりも高い温度で
熱処理を行なうことを特徴とする。
性半導体薄膜を形成して成る半導体装置の製造方法にお
いて、前記基体上に水素を含む第1の絶IA IlMを
形成した後、前記水素を含む絶縁膜を形成した温度と同
程度か、それ以下の温度で前記結晶性半導体薄膜を形成
し、次に、前記結晶性半導体薄膜上面に水素を含む第2
の絶縁膜を形成し、その後、前記水素を含む第1の絶縁
膜および第2の絶縁膜を形成した温度よりも高い温度で
熱処理を行なうことを特徴とする。
[作用]
本発明においては、水素を含む絶縁膜を熱処理すること
により、水素が結晶性半導体薄膜中に拡散し、該半導体
薄膜基板との界面に存在する界面準位が水素によってト
ラップされることにより、界面準位の数を減らし、バッ
クチャネルの発生を防止し、TFTなどの半導体装置の
電気特性を向上させることができる。
により、水素が結晶性半導体薄膜中に拡散し、該半導体
薄膜基板との界面に存在する界面準位が水素によってト
ラップされることにより、界面準位の数を減らし、バッ
クチャネルの発生を防止し、TFTなどの半導体装置の
電気特性を向上させることができる。
また、拮晶神半導体Fit膜中に拡散した水素は、薄膜
中の欠陥準位や、結晶粒界の界面準位にトラップされる
ことにより、バリアハイドを低下させ、TPTなどの半
導体装置の電気特性を向上させる。
中の欠陥準位や、結晶粒界の界面準位にトラップされる
ことにより、バリアハイドを低下させ、TPTなどの半
導体装置の電気特性を向上させる。
なお、水素を含んだ絶縁膜として、窒化シリコン膜を用
いることにより、基板からのNa3などのアルカリイオ
ンにたいするブロッキングの効果が生じ、信頼性の向上
が期待される。
いることにより、基板からのNa3などのアルカリイオ
ンにたいするブロッキングの効果が生じ、信頼性の向上
が期待される。
また、水素を含んだ絶縁膜として、窒化シリコン膜を用
いることCより、水素の拡散にたいしてバリアとなる絶
縁膜を結晶性半導体薄膜上下両面に形成することになり
、薄膜中に拡散した水素の外部拡散(out−diff
usion)を防止し、上述の効果をさらに安定して得
ることができる。
いることCより、水素の拡散にたいしてバリアとなる絶
縁膜を結晶性半導体薄膜上下両面に形成することになり
、薄膜中に拡散した水素の外部拡散(out−diff
usion)を防止し、上述の効果をさらに安定して得
ることができる。
[実施態様]
第1図は、本発明を特徴づける半導体装置の断面図であ
る。
る。
本発明の第1の実施態様としては、まず、安価なガラス
などの絶縁基板11上に、水素を含む第1の絶縁膜とし
て、例えば、プラズマCVD法で、基板温度200℃〜
300℃で窒化シリコン[12を形成する。この窒化シ
リコン膜12中には、数%〜数10%の水素が含まれて
いる。
などの絶縁基板11上に、水素を含む第1の絶縁膜とし
て、例えば、プラズマCVD法で、基板温度200℃〜
300℃で窒化シリコン[12を形成する。この窒化シ
リコン膜12中には、数%〜数10%の水素が含まれて
いる。
その後、窒化シリコン膜12を形成した温度と同程度か
それ以下の温度で結晶性半導体薄膜13を形成する。結
晶性半導体薄膜としては、減圧CVD法、プラズマCV
D法により形成された多結晶シリコンや、本出願人が提
案しているプラズマCVD法において、成膜雰囲気中へ
のHCl2などのハロゲン化水素ガスの添加効果によっ
てえられた大粒多結晶シリコンを用いることができる。
それ以下の温度で結晶性半導体薄膜13を形成する。結
晶性半導体薄膜としては、減圧CVD法、プラズマCV
D法により形成された多結晶シリコンや、本出願人が提
案しているプラズマCVD法において、成膜雰囲気中へ
のHCl2などのハロゲン化水素ガスの添加効果によっ
てえられた大粒多結晶シリコンを用いることができる。
(たとえば特願昭62−73630号)。プロセス塩度
の低温化および電気特性上の観点から本出願人の提案し
ている(特願昭62−73629号)大粒多結晶シリコ
ン薄膜が本発明に適当である。
の低温化および電気特性上の観点から本出願人の提案し
ている(特願昭62−73629号)大粒多結晶シリコ
ン薄膜が本発明に適当である。
次に、前記水素を含む第1の絶縁膜と同様の方法により
、水素を含む第2の絶縁膜を前記結晶性半導体薄膜上に
形成する。
、水素を含む第2の絶縁膜を前記結晶性半導体薄膜上に
形成する。
次に、N2、Ar2、N2あるいは、それらの混合ガス
の雰囲気下で、水素を含む第1、第2の絶縁膜、例えば
、窒化シリコン膜、を形成した温度より高い温度(30
0℃〜600℃)で熱処理を行なう。
の雰囲気下で、水素を含む第1、第2の絶縁膜、例えば
、窒化シリコン膜、を形成した温度より高い温度(30
0℃〜600℃)で熱処理を行なう。
この熱処理中に、窒化シリコン膜中に存在する水素が、
結晶性半導体薄膜中の欠陥準位や、結晶性半導体薄膜の
粒界に存在する界面準位にトラップされ、下地界面での
バックチャネルの発生を抑制し、しきい値電圧を抑制し
、かつ、粒界のポテンシャルを小さくし、移動度を大き
くする。
結晶性半導体薄膜中の欠陥準位や、結晶性半導体薄膜の
粒界に存在する界面準位にトラップされ、下地界面での
バックチャネルの発生を抑制し、しきい値電圧を抑制し
、かつ、粒界のポテンシャルを小さくし、移動度を大き
くする。
また、熱処理の温度は、水素の拡散が起り始める300
℃より高く、結晶性半導体薄膜に拡散した水素が再び外
へ拡散しない600℃よりも低い温度で行なう。
℃より高く、結晶性半導体薄膜に拡散した水素が再び外
へ拡散しない600℃よりも低い温度で行なう。
また、基板と結晶性半導体薄膜との間に窒化シリコン膜
を形成することで、基板からのNa+などのアルカリイ
オンにたいしてブロキッングの効果を持たせ、信頼性が
向上する。
を形成することで、基板からのNa+などのアルカリイ
オンにたいしてブロキッングの効果を持たせ、信頼性が
向上する。
また、結晶性半導体薄膜表面に、窒化シリコン膜を形成
することにより、熱処理により結晶性半導体薄膜中に拡
散した水素の外部拡散(out−diffusion)
を防止でき、上述の効果をさらに安定して得ることがで
きる。
することにより、熱処理により結晶性半導体薄膜中に拡
散した水素の外部拡散(out−diffusion)
を防止でき、上述の効果をさらに安定して得ることがで
きる。
本発明の第2の実施態様としては、まず、安価なガラス
などの基板11上に、水素を含む第1の絶縁膜として、
例えば、プラズマCVD法で、基板温度200℃〜30
0℃で窒化シリコンwA12を形成する。この窒化シリ
コン膜12中には、数%〜数10%の水素が含まれてい
る。
などの基板11上に、水素を含む第1の絶縁膜として、
例えば、プラズマCVD法で、基板温度200℃〜30
0℃で窒化シリコンwA12を形成する。この窒化シリ
コン膜12中には、数%〜数10%の水素が含まれてい
る。
その後、窒化シリコン膜12を形成した温度と同程度か
それ以下の温度で非晶質シリコン薄膜13を形成する。
それ以下の温度で非晶質シリコン薄膜13を形成する。
非晶質シリコン薄膜としては、減圧CVD法、プラズマ
CVD法により形成された非晶質シリコンや、多結晶シ
リコンにS、+をイオン注入して非晶質化したものなど
が用いられる。
CVD法により形成された非晶質シリコンや、多結晶シ
リコンにS、+をイオン注入して非晶質化したものなど
が用いられる。
次に、前記水素を含む第1の絶縁膜と同様の方7去によ
り、水素を含む第2の絶縁膜を前記結晶性半導体薄膜上
に形成する。
り、水素を含む第2の絶縁膜を前記結晶性半導体薄膜上
に形成する。
次に、N2.Ar、 、N2あるいは、それらの混合ガ
スの雰囲気下で、水素を含む絶縁膜、例えば、窒化シリ
コン膜を形成した温度より高い温度(300℃〜SOO
℃)で熱処理を行なう。
スの雰囲気下で、水素を含む絶縁膜、例えば、窒化シリ
コン膜を形成した温度より高い温度(300℃〜SOO
℃)で熱処理を行なう。
この熱処理の温度については、形成した非晶質シリコン
が、固相結晶成長し、多結晶化する温度に設定すること
が、より高性能なTPTを作るうえで望ましい。したが
って、上記熱処理の温度は、より望ましくは、500℃
〜600℃に設定することがより高性能なTPTを作る
うえで望ましい。
が、固相結晶成長し、多結晶化する温度に設定すること
が、より高性能なTPTを作るうえで望ましい。したが
って、上記熱処理の温度は、より望ましくは、500℃
〜600℃に設定することがより高性能なTPTを作る
うえで望ましい。
この熱処理中に、窒化シリコン膜中に存在する水素が、
熱処理により非晶質シリコンが多結晶化したシリコン中
に拡散することにより、下地界面に存在する界面準位や
、多結晶シリコン薄膜中の欠陥準位や、多結晶シリコン
の粒界に存在する界面準位にトラップされ、下地界面で
のバックチャネルの発生を抑制し、しきい値電圧の変動
を抑制し、かつ、粒界のポテンシャルを小さくし、移動
度を大きくする。
熱処理により非晶質シリコンが多結晶化したシリコン中
に拡散することにより、下地界面に存在する界面準位や
、多結晶シリコン薄膜中の欠陥準位や、多結晶シリコン
の粒界に存在する界面準位にトラップされ、下地界面で
のバックチャネルの発生を抑制し、しきい値電圧の変動
を抑制し、かつ、粒界のポテンシャルを小さくし、移動
度を大きくする。
また、熱処理の温度は、水素の拡散が起こり始める30
0℃より高く、多結晶シリコンに拡散しない600℃よ
りも低い温度で行なうことが好ましい。
0℃より高く、多結晶シリコンに拡散しない600℃よ
りも低い温度で行なうことが好ましい。
また、基板と多結晶シリコン薄膜との間に窒化シリコン
膜を形成することで、基板からのNa”などのアルカリ
イオンにたいしてブロッキングの効果を持たせ、信頼性
が向上する。
膜を形成することで、基板からのNa”などのアルカリ
イオンにたいしてブロッキングの効果を持たせ、信頼性
が向上する。
また、結晶性半導体薄膜表面に、窒化シリコン膜を形成
することにより、熱処理により結晶性半導体薄膜表面に
拡散した水素のout−diffusionを防止でき
、上述の効果をさらに安定して得ることができる。
することにより、熱処理により結晶性半導体薄膜表面に
拡散した水素のout−diffusionを防止でき
、上述の効果をさらに安定して得ることができる。
[実施例]
本発明の実施例を、図面を用いて詳細に述べる。
第2図は、本発明を用いて作成したMOSFETの断面
図である。
図である。
(実施例1)
ガラス基板上21に、水素を含む第1の絶縁膜として、
プラズマCVD法 で、SiH4/NH!混合ガス系に
より、窒化シリコン膜22を1000入堆積した。堆積
条件としては、平行平板型プラズマCVD装置を用い、
SiH4(10%H2希釈)流量15 S CCm 、
N H、流量10105e、圧力0.16Torr、
放電パワー3.5W、基板温度300℃の条件で、35
分間堆積を行なった。この条件で堆積した窒化シリコン
膜中には、IR(赤外分光)分析の結果、約10%の水
素が含まれていることが分かった。
プラズマCVD法 で、SiH4/NH!混合ガス系に
より、窒化シリコン膜22を1000入堆積した。堆積
条件としては、平行平板型プラズマCVD装置を用い、
SiH4(10%H2希釈)流量15 S CCm 、
N H、流量10105e、圧力0.16Torr、
放電パワー3.5W、基板温度300℃の条件で、35
分間堆積を行なった。この条件で堆積した窒化シリコン
膜中には、IR(赤外分光)分析の結果、約10%の水
素が含まれていることが分かった。
次に、RFプラズマCVD法により、
S i H2Cf12/HC丑/ H2混合ガス系にて
、窒化シリコン膜22上に、多結晶シリコン薄膜23を
1000人堆積した。堆積条件としては、SiH2C1
120,9secm、HC11130secm、圧力2
.0Torr、RFpower 60W、基板温度2
30℃で行なった。この条件では、窒化シリコン膜22
上には、粒径が約1.0μmの多結晶シリコン薄膜が堆
積した。
、窒化シリコン膜22上に、多結晶シリコン薄膜23を
1000人堆積した。堆積条件としては、SiH2C1
120,9secm、HC11130secm、圧力2
.0Torr、RFpower 60W、基板温度2
30℃で行なった。この条件では、窒化シリコン膜22
上には、粒径が約1.0μmの多結晶シリコン薄膜が堆
積した。
次に、スパッタ法により、ゲート絶縁膜として5i02
膜24を500人堆積させた後、ゲート電極25を形成
した。
膜24を500人堆積させた後、ゲート電極25を形成
した。
次に、イオン注入法により、P4を注入し、ソース・ド
レイン領域26を形成した。
レイン領域26を形成した。
次に、水素を含む第2の絶縁膜として、プラズマCVD
法により、窒化シリコン膜27を前記第1の窒化シリコ
ン膜を形成したときと同様の条件で、5000人堆積し
た。
法により、窒化シリコン膜27を前記第1の窒化シリコ
ン膜を形成したときと同様の条件で、5000人堆積し
た。
次に、N2$囲気、550℃で熱処理を行なった。
この熱処理により、多結晶シリコン薄膜23中の水素の
濃度分布は、第3図に示すような、多結晶シリコン薄膜
中にほぼ均一に導入されていることが、SIMSの深さ
方向分析で確認された。
濃度分布は、第3図に示すような、多結晶シリコン薄膜
中にほぼ均一に導入されていることが、SIMSの深さ
方向分析で確認された。
次に、所望の領域にコンタクトホールを開孔し、AJ2
電極28を形成した。
電極28を形成した。
本実施例において、ガラス基板上に直接多結晶シリコン
薄膜を形成した基板に形成したMOSFETと本実施例
により作成したMOSFETの電気特性測定の比較によ
り、電子移動度は1.5倍以上、しきい値電圧の変動幅
は1/2以下に縮小された。
薄膜を形成した基板に形成したMOSFETと本実施例
により作成したMOSFETの電気特性測定の比較によ
り、電子移動度は1.5倍以上、しきい値電圧の変動幅
は1/2以下に縮小された。
また、本実施例においては、熱処理温度として550℃
を用いたが、300℃としても、はぼ同様の効果があっ
た。
を用いたが、300℃としても、はぼ同様の効果があっ
た。
なお、全く熱処理を加えなかった場合については、電子
移動度、しきい値電圧の変動ともに、殆ど効果は認めら
れなかった。
移動度、しきい値電圧の変動ともに、殆ど効果は認めら
れなかった。
このことは、熱処理によって、窒化シリコン膜22.2
7から多結晶シリコン薄wA23内に水素が拡散し、ゲ
ート絶縁膜との界面、下地絶縁膜との界面、および、多
結晶シリコン薄膜23中の結晶粒界に存在する界面準位
にトラップされ、準位の数が減少し、下地界面でのパッ
クチャネルの発生が抑制され、かつ、粒界のポテンシャ
ルバリアが低下したためと考えられる。このことは、E
SR(電子スピン共鳴)測定の結果から、多結晶シリコ
ン薄膜中のダングリングボンドの密度が、熱処理によっ
て、1桁以上低下していたことからも明らかである。
7から多結晶シリコン薄wA23内に水素が拡散し、ゲ
ート絶縁膜との界面、下地絶縁膜との界面、および、多
結晶シリコン薄膜23中の結晶粒界に存在する界面準位
にトラップされ、準位の数が減少し、下地界面でのパッ
クチャネルの発生が抑制され、かつ、粒界のポテンシャ
ルバリアが低下したためと考えられる。このことは、E
SR(電子スピン共鳴)測定の結果から、多結晶シリコ
ン薄膜中のダングリングボンドの密度が、熱処理によっ
て、1桁以上低下していたことからも明らかである。
また、水素を含む第2の絶縁膜としての窒化シリコンI
I!27の有無により、電子の移動度は、1.5倍程度
の差があり、その効果が確認された。
I!27の有無により、電子の移動度は、1.5倍程度
の差があり、その効果が確認された。
これは、水素を含む第2の絶縁膜としての窒化シリコン
膜27がない場合、多結晶シリコン薄膜中の水素濃度分
布は、主に、下地界面付近に分布していることが、SI
MSの測定から確認されており、パッシベートするため
の水素の絶対量が不足しているためと考えられる。
膜27がない場合、多結晶シリコン薄膜中の水素濃度分
布は、主に、下地界面付近に分布していることが、SI
MSの測定から確認されており、パッシベートするため
の水素の絶対量が不足しているためと考えられる。
また、信頼性試験においたは、高温高温試験によっても
、電気特性の変化は殆ど無く、信頼性も十分なものであ
った。
、電気特性の変化は殆ど無く、信頼性も十分なものであ
った。
これらは、窒化シリコン1lj22が、ガラス基板から
のアルカリイオンの拡散にたいして、ブロッキングして
いるためと考えられる。
のアルカリイオンの拡散にたいして、ブロッキングして
いるためと考えられる。
また、550℃の熱処理によって、水素が多結晶シリコ
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうこともでき、工程がより簡略化できた。
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうこともでき、工程がより簡略化できた。
(実施例2)
ガラス基板21上に、水素を含む第1の絶縁膜として、
プラズマCVD法で、S I H4/ N)i s混合
ガス系により、窒化シリコン膜22を1000人堆積し
た。堆積条件としては、平行平板型プラズマCVD装置
を用い、SiH4(10%希釈)流量15secm、N
H,流量10s e c m、圧力0.16Torr、
放電パワー3.5W、基板温度300℃の条件で、35
分間堆積を行なった。この条件で堆積した窒化シリコン
膜中には、IR(赤外分光)分析の結果、約10%の水
素が含まれていることが分かった。
プラズマCVD法で、S I H4/ N)i s混合
ガス系により、窒化シリコン膜22を1000人堆積し
た。堆積条件としては、平行平板型プラズマCVD装置
を用い、SiH4(10%希釈)流量15secm、N
H,流量10s e c m、圧力0.16Torr、
放電パワー3.5W、基板温度300℃の条件で、35
分間堆積を行なった。この条件で堆積した窒化シリコン
膜中には、IR(赤外分光)分析の結果、約10%の水
素が含まれていることが分かった。
次に、プラズマCVD法により、s i H4/H2混
合ガス系にて、窒化シリコンlN122上に、非晶質シ
リコン薄膜23を1000人堆積した。
合ガス系にて、窒化シリコンlN122上に、非晶質シ
リコン薄膜23を1000人堆積した。
堆積条件としては、SiH4流量2secm。
H2流量18secm、圧力0.12Torr。
放電パワー5W、30分間堆積させた。
次に、スパッタ法により、ゲート絶縁膜として、5i0
2膜24を500人堆積させた後、ゲート電極25を形
成した。
2膜24を500人堆積させた後、ゲート電極25を形
成した。
次に、イオン注入法により、Poを注入し、ソース・ド
レイン領域26を形成した。
レイン領域26を形成した。
次に、水素を含む第2の絶縁膜として、プラズマCVD
法により、窒化シリコン膜27を、第2の絶縁膜を形成
したときと同様の方法で、5000人堆積した。
法により、窒化シリコン膜27を、第2の絶縁膜を形成
したときと同様の方法で、5000人堆積した。
次に、N2雰囲気、600℃で、熱処理を行なった。
この熱処理により、多結晶シリコン薄膜23中の水素の
濃度分布は、第3図に示すように、多結晶シリコン薄膜
中にほぼ均一に導入されていることが、SIMSの深さ
方向分析で確認された。
濃度分布は、第3図に示すように、多結晶シリコン薄膜
中にほぼ均一に導入されていることが、SIMSの深さ
方向分析で確認された。
次に、所望の領域にコンタクトを開孔し、Au電極28
を形成した。
を形成した。
本実施例において、600℃の熱処理により、非晶質シ
リコン薄膜23は、固相結晶成長し、多結晶化している
ことが、断面TEM (透過電子顕112i1t)によ
り確かめられた。
リコン薄膜23は、固相結晶成長し、多結晶化している
ことが、断面TEM (透過電子顕112i1t)によ
り確かめられた。
本実施例において、ガラス基板上に直接非晶質シリコン
薄膜を形成し、熱処理を加えて多結晶化した基板に形成
したMOSFETと、本実施例により作成したMOS
F ETの電気特性の測定の比較により、電子移動度は
1.5倍以上、しきい値電圧の変動幅は、1/2以下に
縮小された。
薄膜を形成し、熱処理を加えて多結晶化した基板に形成
したMOSFETと、本実施例により作成したMOS
F ETの電気特性の測定の比較により、電子移動度は
1.5倍以上、しきい値電圧の変動幅は、1/2以下に
縮小された。
このことは、熱処理によって、窒化シリコン膜22.2
7から、非晶質シリコンが多結晶化した多結晶シリコン
薄膜23内に水素が拡散し、下地界面、および、多結晶
シリコン薄膜23中の結晶粒界に存在する界面準位にト
ラップされ、単位の数が減少し、下地界面でのバックチ
ャネルの発生が抑制され、かつ、粒界のポテンシャルバ
リアが低下したためと考えられる。このことは、ESR
(電子スピン共鳴)測定の結果から、多結晶シリコン薄
膜中のダングリングボンドの密度が、熱処理によって、
1桁以上低下していたことからも明らかである。
7から、非晶質シリコンが多結晶化した多結晶シリコン
薄膜23内に水素が拡散し、下地界面、および、多結晶
シリコン薄膜23中の結晶粒界に存在する界面準位にト
ラップされ、単位の数が減少し、下地界面でのバックチ
ャネルの発生が抑制され、かつ、粒界のポテンシャルバ
リアが低下したためと考えられる。このことは、ESR
(電子スピン共鳴)測定の結果から、多結晶シリコン薄
膜中のダングリングボンドの密度が、熱処理によって、
1桁以上低下していたことからも明らかである。
また、本実施例では、熱処理によって非晶質シリコン膜
23を多結晶化したが、熱処理温度を低くして、例えば
300℃で熱処理し、非晶質シリコン薄膜のまま用いて
も、非晶質シリコン薄膜を、直接ガラス基板上に形成し
たものと比較して、電気特性の改善が認められた。
23を多結晶化したが、熱処理温度を低くして、例えば
300℃で熱処理し、非晶質シリコン薄膜のまま用いて
も、非晶質シリコン薄膜を、直接ガラス基板上に形成し
たものと比較して、電気特性の改善が認められた。
また、水素を含む第2の絶縁膜としての窒化シリコン膜
27の有無により、電子の移動度は、1.5倍程度の差
があり、その効果が確認された。
27の有無により、電子の移動度は、1.5倍程度の差
があり、その効果が確認された。
これは、水素を含む第2の絶、ii[としての窒化シリ
コン薄膜中の水素濃度分布は主に、下地界面付近に分布
していいることが、SIMSの測定から確認されており
、パッシベートするための水素の絶対量が不足している
ためと考えられる。
コン薄膜中の水素濃度分布は主に、下地界面付近に分布
していいることが、SIMSの測定から確認されており
、パッシベートするための水素の絶対量が不足している
ためと考えられる。
また、信頼性試験においては、高温高温試験によっても
、電気特性の変化は殆ど無く、信頼性も十分なものであ
った。
、電気特性の変化は殆ど無く、信頼性も十分なものであ
った。
これは、窒化シリコン膜22が、ガラス基板からのアル
カリイオンの拡散にたいして、ブロッキングしているた
めと考えられる。
カリイオンの拡散にたいして、ブロッキングしているた
めと考えられる。
また、600℃の熱処理によって、水素が多結晶シリコ
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうこともでき、工程がより簡略化できた。
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうこともでき、工程がより簡略化できた。
(実施例3)
ガラス基板21上に、水素を含む第1の絶縁膜として、
プラズマCVD法で、SiH4/NH。
プラズマCVD法で、SiH4/NH。
混合ガス系により、第1、第2の実施例と同様の方法に
より、窒化シリコン膜22を1000λ堆積した。この
窒化シリコン膜中には、IR(赤外分光)分析の結果、
約10%の水素が含まれていることが分かった。
より、窒化シリコン膜22を1000λ堆積した。この
窒化シリコン膜中には、IR(赤外分光)分析の結果、
約10%の水素が含まれていることが分かった。
次に、RFプラズマ法により、5iH2Cn2/ HC
It / H2混合ガス系にて、窒化シリコン膜22上
に、多結晶シリコン薄膜23を1000人堆積した。
It / H2混合ガス系にて、窒化シリコン膜22上
に、多結晶シリコン薄膜23を1000人堆積した。
次に、ゲート絶縁膜24として、まず、スパッタ法によ
り、5ioztliを200大つづいて、水素を含む第
2の絶縁膜として、プラズマCVD法により窒化シリコ
ン膜300人堆積させた後、ゲート電極25を形成した
。Sin、lllを先に堆積させたのは、よく知られた
ように、窒化シリコン膜だけでゲート絶縁膜を構成する
と、膜中の分極により、MOSFETの電気特性が劣化
するのを防ぐためである。
り、5ioztliを200大つづいて、水素を含む第
2の絶縁膜として、プラズマCVD法により窒化シリコ
ン膜300人堆積させた後、ゲート電極25を形成した
。Sin、lllを先に堆積させたのは、よく知られた
ように、窒化シリコン膜だけでゲート絶縁膜を構成する
と、膜中の分極により、MOSFETの電気特性が劣化
するのを防ぐためである。
次に、イオン注入法により、P+を注入し、ソース・ド
レイン領域26形成した。
レイン領域26形成した。
次に、N、雰囲気、550℃で、熱処理を行なった。
次に、保護膜として、プラズマCVD法にて、酸化シリ
コン膜の膜厚を5000人堆積した。
コン膜の膜厚を5000人堆積した。
次に、所望の領域にコンタクトを開孔し、Aj2電極2
8を形成した。
8を形成した。
本実施例において、水素を含む第2の絶縁膜として窒化
シリコン膜の膜厚を300人としても、多結晶シリコン
薄膜中の水素の密度は、窒化シリコン膜厚を5000人
とした場合と全く変化無かった。
シリコン膜の膜厚を300人としても、多結晶シリコン
薄膜中の水素の密度は、窒化シリコン膜厚を5000人
とした場合と全く変化無かった。
また、保護膜として、S i O2@5000人を用い
たが、水素の密度に変化無かったことから、窒化シリコ
ン膜300人でも十分水素の拡散にたいしてバリアとし
て作用していることが分かった。
たが、水素の密度に変化無かったことから、窒化シリコ
ン膜300人でも十分水素の拡散にたいしてバリアとし
て作用していることが分かった。
また、ゲート絶縁膜として窒化シリコン膜と酸化シリコ
ン膜の2層構造を用いたが、これについても、5i02
膜を用いた場合と比較して、電気特性の劣化は、殆ど認
められなかった。
ン膜の2層構造を用いたが、これについても、5i02
膜を用いた場合と比較して、電気特性の劣化は、殆ど認
められなかった。
また、550℃の熱処理によって、水素が多結晶シリコ
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうことができ、工程がより簡略化できた。
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうことができ、工程がより簡略化できた。
(実施例4)
ガラス基板21上に、水素を含む第1の絶縁膜とシテ、
プラズマCVD法で、S t O2/ N H3混合ガ
ス系により、窒化シリコン膜22を1000人堆積した
。
プラズマCVD法で、S t O2/ N H3混合ガ
ス系により、窒化シリコン膜22を1000人堆積した
。
次に、ゲート絶縁膜24、および、水素を含む第2の絶
縁膜としてプラズマCVD法により窒化酸化シリコン膜
500人堆積させた後、ゲート電8i25を形成した。
縁膜としてプラズマCVD法により窒化酸化シリコン膜
500人堆積させた後、ゲート電8i25を形成した。
窒化酸化シリコン膜は、よく知られているように、膜中
の窒素と酸素の組戒比をうまく選ぶことで、窒化シリコ
ン膜と酸化シリコン膜の両方の性質を兼ね備えることが
可能である。ここでは、S i H4/NH3/N20
混合ガス系を用いて、堆積条件を最適化することにより
、膜の組成比をSiにたいしてN〜3、O〜2になるよ
うにした。
の窒素と酸素の組戒比をうまく選ぶことで、窒化シリコ
ン膜と酸化シリコン膜の両方の性質を兼ね備えることが
可能である。ここでは、S i H4/NH3/N20
混合ガス系を用いて、堆積条件を最適化することにより
、膜の組成比をSiにたいしてN〜3、O〜2になるよ
うにした。
次に、イオン注入法により、Poを注入し、ソース・ド
レイン領域26を形成した。
レイン領域26を形成した。
次に、N2雰囲気、550℃で、熱処理を行なった。
つぎに、保護膜として、プラズマCVD法にて、酸化シ
リコン膜5000人堆積した。
リコン膜5000人堆積した。
次に、所望の領域にコンタクトを開孔し、AJ2電8i
28を形成した。
28を形成した。
本実施例において、水素を含む第2の絶縁膜として、窒
化酸化シリコン膜を用いたが、多結晶シリコン薄膜中の
水素の密度は、窒化シリコン薄膜を用いた場合と殆ど変
化無かった。
化酸化シリコン膜を用いたが、多結晶シリコン薄膜中の
水素の密度は、窒化シリコン薄膜を用いた場合と殆ど変
化無かった。
また、ゲート絶縁膜として窒化酸化シリコン膜を用いた
が、これについても、5in2膜を用いた場合と比較し
て、電気特性の劣化は殆ど認められなかった。
が、これについても、5in2膜を用いた場合と比較し
て、電気特性の劣化は殆ど認められなかった。
また、550℃の熱処理によって、水素が多結晶シリコ
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうこともでき、工程がより簡略化できた。
ン中に拡散するのと同時に、ソース・ドレイン領域の活
性化も行なうこともでき、工程がより簡略化できた。
Claims (5)
- (1)絶縁基体上に、結晶性半導体薄膜を形成して成る
半導体装置の製造方法において、前記基体上に水素を含
む第1の絶縁膜を形成した後、前記水素を含む絶縁膜を
形成した温度と同程度か、それ以下の温度で前記結晶性
半導体薄膜を形成し、次に、前記結晶性半導体薄膜上面
に水素を含む第2の絶縁膜を形成し、その後、前記水素
を含む第1の絶縁膜および第2の絶縁膜を形成した温度
よりも高い温度で熱処理を行なうことを特徴とする半導
体装置の製造方法。 - (2)水素を含む絶縁膜として、プラズマCVD法で形
成した窒化シリコン膜を用いることを特徴とする請求項
1記載の半導体装置の製造方法。 - (3)熱処理の温度が、300℃〜600℃であること
を特徴とする請求項1記載の半導体装置の製造方法。 - (4)結晶性半導体薄膜材料が、シリコンであることを
特徴とする請求項1記載の半導体装置の製造方法。 - (5)熱処理の温度は、非晶質シリコンが多結晶化する
温度であることを特徴とする請求項1、請求項3または
4記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32082189A JPH03181137A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32082189A JPH03181137A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181137A true JPH03181137A (ja) | 1991-08-07 |
Family
ID=18125612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32082189A Pending JPH03181137A (ja) | 1989-12-11 | 1989-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181137A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395938A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
-
1989
- 1989-12-11 JP JP32082189A patent/JPH03181137A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395938A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723781B2 (en) | Vertical thin-film transistor with enhanced gate oxide | |
| US5756404A (en) | Two-step nitride deposition | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| US7768036B2 (en) | Integrated circuitry | |
| KR19990023305A (ko) | 반도체 소자의 제조 방법 | |
| US6825081B2 (en) | Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| JPH0395939A (ja) | 半導体装置の製造方法 | |
| EP0833377B1 (en) | Enhancement of hydrogenation of materials encapsulated by an oxide | |
| JPH0395938A (ja) | 半導体装置の製造方法 | |
| EP0152624B1 (en) | Method of manufacturing a semiconductor device having a polycristalline silicon-active region. | |
| KR20030050652A (ko) | 텅스텐막의 형성 방법 | |
| JPH03181137A (ja) | 半導体装置の製造方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH11261065A (ja) | シリコンゲートfetの製造方法 | |
| JPH03185736A (ja) | 半導体装置の製造方法 | |
| JPH03185735A (ja) | 半導体装置の製造方法 | |
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH03181119A (ja) | 半導体装置の製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPH04100238A (ja) | 半導体装置の製造方法 | |
| KR960002082B1 (ko) | 박막 트랜지스터의 수소화 처리 방법 |