JPH03181211A - 変調回路 - Google Patents
変調回路Info
- Publication number
- JPH03181211A JPH03181211A JP1319997A JP31999789A JPH03181211A JP H03181211 A JPH03181211 A JP H03181211A JP 1319997 A JP1319997 A JP 1319997A JP 31999789 A JP31999789 A JP 31999789A JP H03181211 A JPH03181211 A JP H03181211A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- collector
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオ信号を磁気テープに記録する場合もし
くはビデオ信号を磁気テープより再生する場合に、色信
号を変調する変調回路に関するものである。
くはビデオ信号を磁気テープより再生する場合に、色信
号を変調する変調回路に関するものである。
従来の技術
ビデオ信号には、画面に色を付けるための色信号と、画
面の明るさを表わす輝度信号とがある。
面の明るさを表わす輝度信号とがある。
このうち、ＮＴＳＣ方式では色信号を磁気テープに記録
する場合は、周波数を３．５８ Ｍ Ｈｚから６３０Ｋ
Ｈｚに周波数変換される。また色信号を再生する場合
は、周波数を６３０ Ｋ Ｈｚから３．５８Ｍ［（ｚに
変換される。ここで周波数変換に使用されるのが変調回
路である。
する場合は、周波数を３．５８ Ｍ Ｈｚから６３０Ｋ
Ｈｚに周波数変換される。また色信号を再生する場合
は、周波数を６３０ Ｋ Ｈｚから３．５８Ｍ［（ｚに
変換される。ここで周波数変換に使用されるのが変調回
路である。
この目的に使用される従来の変調回路を第２図に示し、
これを参照して説明する。
これを参照して説明する。
この回路は、入力端子１が接続されたトランジスタＱ１
と、電圧源ｖ１が接続されたトランジスタＱ２とトラン
ジスタＱ３とＱ４とＱｓと、出力端子が接続されたトラ
ンジスタＱ６と、抵抗Ｒ２とＲ３と電流源１１とＩ２か
らなる変調回路と、トランジスタＱ７とＱＢと、抵抗Ｒ
４と、電流源■３と１４とＩ５からなるバッファ回路と
、入力端子２が接続されたトランジスタＱ＋ｏと、電圧
源■２が接続されたトランジスタＱ＋ｏと、抵抗Ｒ５と
Ｒ６と、電、流源Ｉ６からなるキャリア増幅回路とから
構成される。
と、電圧源ｖ１が接続されたトランジスタＱ２とトラン
ジスタＱ３とＱ４とＱｓと、出力端子が接続されたトラ
ンジスタＱ６と、抵抗Ｒ２とＲ３と電流源１１とＩ２か
らなる変調回路と、トランジスタＱ７とＱＢと、抵抗Ｒ
４と、電流源■３と１４とＩ５からなるバッファ回路と
、入力端子２が接続されたトランジスタＱ＋ｏと、電圧
源■２が接続されたトランジスタＱ＋ｏと、抵抗Ｒ５と
Ｒ６と、電、流源Ｉ６からなるキャリア増幅回路とから
構成される。
以上のように構成された従来の変調回路について、以下
その動作を説明する。
その動作を説明する。
まず入力端子１のＤＣバイアス電圧Ｖ ｌｎｌ ＋ｏＣ
１は、電圧源ｖ１のＤＣバイアス電圧と等しいとする。
１は、電圧源ｖ１のＤＣバイアス電圧と等しいとする。
Ｖ＋１Ｉｚｏｃ＋＝Ｖ＋
−−ｆｌ）ｖ、；入力端子１のＤＣバイアス電圧と
電圧源Ｖ、のＤＣバイアス電圧 次に、入力端子２のＤＣバイアス電圧Ｖｌｎ２＋ＤＣ＋
は、電圧源■２のＤＣバイアス電圧と等しいとする。
−−ｆｌ）ｖ、；入力端子１のＤＣバイアス電圧と
電圧源Ｖ、のＤＣバイアス電圧 次に、入力端子２のＤＣバイアス電圧Ｖｌｎ２＋ＤＣ＋
は、電圧源■２のＤＣバイアス電圧と等しいとする。
Ｖ ｌ Ｒ２＋ＤＣ１＝ Ｖ ２
・” ・・−（２１Ｖ２・入力端子２のＤ
Ｃバイアス電圧と電圧源ｖ２のＤＣバイアス電圧 ここで、ｖＩとｖ２はトランジスタＱ＋とＱ２と、トラ
ンジスタＱ９とＱ＋ｏが飽和しない電圧であるとする。
・” ・・−（２１Ｖ２・入力端子２のＤ
Ｃバイアス電圧と電圧源ｖ２のＤＣバイアス電圧 ここで、ｖＩとｖ２はトランジスタＱ＋とＱ２と、トラ
ンジスタＱ９とＱ＋ｏが飽和しない電圧であるとする。
まず、出力端子３のＤＣバイアス電圧Ｖ。ｕｌＮ）Ｃ１
は、使用しているトランジスタの特性がすべて等しいと
すると次式となる。
は、使用しているトランジスタの特性がすべて等しいと
すると次式となる。
０
Ｖｏｕｔ（Ｄｃ＋＝Ｖｅｃ Ｒ３・□ ・・
・・・・（３）Ｖｅｃ’、電源端子４に印加されている
電圧１ｏ ；電流源ＩＩと１２の電流値 Ｒ３；抵抗Ｒ３の抵抗値 また、トランジスタＱ４とＱｓのベースと、トランジス
タＱ３とＱ６のベースに加わるＤＣノイイアス電圧Ｖｃ
ａｒ＋ｏｃ＋は次式となる。
・・・・（３）Ｖｅｃ’、電源端子４に印加されている
電圧１ｏ ；電流源ＩＩと１２の電流値 Ｒ３；抵抗Ｒ３の抵抗値 また、トランジスタＱ４とＱｓのベースと、トランジス
タＱ３とＱ６のベースに加わるＤＣノイイアス電圧Ｖｃ
ａｒ＋ｏｃ＋は次式となる。
４
ｅ
ｏｅ
Ｖ［ｌＥ；
ＶＢＥ ・・・・・・（
４）抵抗Ｒ４の抵抗値 抵抗Ｒ５とＲ６の抵抗値 電流源Ｉ３とＩ４とｌ５Ｉｌｌりｉｔ流値トランジスタ
Ｑ７とＱｓのベース エミッタ間の電圧 次に、入力端子１に式（１）で示したＤＣバイアス電圧
が印加されている状態で、次に示す信号Ｖ＋ｏｚＡｃ＋
を入力する。
４）抵抗Ｒ４の抵抗値 抵抗Ｒ５とＲ６の抵抗値 電流源Ｉ３とＩ４とｌ５Ｉｌｌりｉｔ流値トランジスタ
Ｑ７とＱｓのベース エミッタ間の電圧 次に、入力端子１に式（１）で示したＤＣバイアス電圧
が印加されている状態で、次に示す信号Ｖ＋ｏｚＡｃ＋
を入力する。
Ｖ １ｎｌｆＡｃｌ ＝ Ａ ｓ ｉ ｎ Ｗｌ ｔ
−−（４）Ａ ；入力信号の振幅 Ｗ＋・角周波数 ｔ ；時間 また、入力端子２に式（２）で示したＤＣバイアス電圧
が印加されている状態で、次に示す信号Ｖｌｎ２＋ＡＣ
＋を入力する。
−−（４）Ａ ；入力信号の振幅 Ｗ＋・角周波数 ｔ ；時間 また、入力端子２に式（２）で示したＤＣバイアス電圧
が印加されている状態で、次に示す信号Ｖｌｎ２＋ＡＣ
＋を入力する。
Ｖ １ｎ２ｆＡｃｌ ＝ Ｂ ｓ ｉ ｎω２ ｔ
・−・−・（５１Ｂ ；入力信号の振幅 ω２；角周波数 次に入力端子２よりキャリア増幅回路を介してトランジ
スタＱ６とＱ３のベースに加わるＡＣＣ信号 ｃ ａ
ｒ ＋ （＾Ｃ）を次式とする。
・−・−・（５１Ｂ ；入力信号の振幅 ω２；角周波数 次に入力端子２よりキャリア増幅回路を介してトランジ
スタＱ６とＱ３のベースに加わるＡＣＣ信号 ｃ ａ
ｒ ＋ （＾Ｃ）を次式とする。
Ｖ ｃ ａ ｒ Ｉ （＾ｃ＋＝ｃｓｉｎω２ｔ
−・・・・・（６）Ｃ・トランジスタＱ６とＱ３の
ベースでのＡＣ信号の振幅 また、トランジスタＱ３とＱ６のベースでのＡＣ信号Ｖ
・・ｒ２（＾Ｃ）は、式（６）の電気角が１８０度異な
る成分が伝達される。
−・・・・・（６）Ｃ・トランジスタＱ６とＱ３の
ベースでのＡＣ信号の振幅 また、トランジスタＱ３とＱ６のベースでのＡＣ信号Ｖ
・・ｒ２（＾Ｃ）は、式（６）の電気角が１８０度異な
る成分が伝達される。
Ｖｅａｒ２ｔＡｃ＋ ＝ −Ｃｓ ｉ ｎ ω２ ｔ
−（７１以上のような信号が入力された時に、出
力端子３に伝達されるＡＣ信号ｖ０．（＾Ｃ）は次式と
なる。
−（７１以上のような信号が入力された時に、出
力端子３に伝達されるＡＣ信号ｖ０．（＾Ｃ）は次式と
なる。
・ ｓｉｎ ω２ｔ ・・・・・・（８）
Ｒ１；抵抗ＲＩの抵抗値 ｋ ；ポルツマン定数 Ｔ ；絶対温度 ｑ ；電気素量 しかしながら、トランジスタＱ６のコレクタ・ベース間
には容量Ｃｊｃが存在しており、Ｑ６のベースでのＡＣ
信号成分が出力端子３に漏れ込む。この漏れ量をＶ ｃ
ａ ｖ ｌ Ｌ ｅ ｅ ｋ ｌとすると次式で示さ
れる。
Ｒ１；抵抗ＲＩの抵抗値 ｋ ；ポルツマン定数 Ｔ ；絶対温度 ｑ ；電気素量 しかしながら、トランジスタＱ６のコレクタ・ベース間
には容量Ｃｊｃが存在しており、Ｑ６のベースでのＡＣ
信号成分が出力端子３に漏れ込む。この漏れ量をＶ ｃ
ａ ｖ ｌ Ｌ ｅ ｅ ｋ ｌとすると次式で示さ
れる。
従って、出力端子３に伝達されるＡＣ成分Ｖ Ｏｕ １
は次式で示される。
は次式で示される。
・・・・・・（ＩＧ
発明が解決しようとする課題
上記に示したように、第２図に示した従来例においては
、出力端子３に入力端子２より入力された周波数成分も
出力されてしまい、これがＶＴＲの画質を悪くする要因
となっていた。
、出力端子３に入力端子２より入力された周波数成分も
出力されてしまい、これがＶＴＲの画質を悪くする要因
となっていた。
本発明は、この周波数の漏れを理論的に零にできる変調
回路の提供を目的とするものである。
回路の提供を目的とするものである。
課題を解決するための手段
この目的を達成するために本発明の変調回路は、バッフ
ァの出力を電気角が１８０度異なる２つのＡＣ信号でな
く、１つのＡＣ信号とＤＣ電圧としたものである。
ァの出力を電気角が１８０度異なる２つのＡＣ信号でな
く、１つのＡＣ信号とＤＣ電圧としたものである。
作用
この構成によれば、従来の変調回路と比べると、出力に
漏れ込む信号成分を零にできる。
漏れ込む信号成分を零にできる。
実施例
以下本発明の変調回路の実施例について、第１図に示し
た回路図を参照しながら説明する。
た回路図を参照しながら説明する。
この回路は、ベースが入力端子１に、エミッタが第１の
抵抗を介して第２のトランジスタのエミッタと、第１の
電流源を介して接地点に、コレクタが第３のトランジス
タのエミッタと第４のトランジスタのエミッタに接続さ
れた第１のトランジスタと、ベースが第１の電圧源を介
して接地点に、エミッタが前記第１の抵抗と第２の電流
源に、コレクタが第５のトランジスタのエミッタと第６
のトランジスタのエミッタに接続された第２のトランジ
スタと、コレクタが第２の抵抗を介して電源端子に、エ
ミッタが前記第４のトランジスタのエミッタと第１のト
ランジスタのコレクタに、ベースが、第６のトランジス
タのベースと第７のトランジスタのエミッタと第３の電
流源を介して接地点に接続された前記第３のトランジス
タと、コレクタが電源端子に、エミッタが前記第３のト
ランジスタのエミッタと前記第１のトランジスタのコレ
クタに、ベースが前記第５のトランジスタのベースと第
８のトランジスタのエミッタと第４の電流源を介して接
地点に接続された前記第４のトランジスタと、コレクタ
が電源端子に、エミッタが前記第６のトランジスタのエ
ミッタと前記第２のトランジスタのコレクタに接続され
た前記第５のトランジスタと、コレクタが出力端子３と
第３の抵抗を介して電源端子に、エミッタが前記第５の
トランジスタのエミッタと前記第２のトランジスタのコ
レクタに、ベースが前記第３のトランジスタのベースと
前記第７のトランジスタのエミッタと前記第３の電流源
を介して接地点に接続された前記第６のトランジスタで
構成された変調回路と、コレクタが電源端子に、エミッ
タが前記第３のトランジスタのベースと前記第６のトラ
ンジスタのベースと前記第３の電流源を介して接地点に
、ベースが第４の抵抗を介して電源端子と第５の電流源
を介して接地点に接続された前記第７のトランジスタと
、コレクタが電源端子に、エミッタが、前記第４のトラ
ンジスタのベースと市記第５のトランジスタのベースと
前記第４の電Ｍ源を介して接地点に、ベースが第６の抵
抗の一端と第９のトランジスタのコレクタに接続された
市記第８のトランジスタで構成されたバッファ回鈴と、
コレクタが前記第８のトランジスタのベースと前記第６
の抵抗の一端に、ベースが第２の電圧源Ｖ２を介して接
地点に、エミッタが第１０のトランジスタのエミッタと
第６の電流源を介して揉地点に接続された前記第９のト
ランジスタと、ベースが出力端子２に、エミッタが前記
第９のトランジスタのエミッタと前記第６の電流源を介
して接地点に、コレクタが前記第６の抵抗の一端と第５
の抵抗を介して電源端子に接続された前記第１０のトラ
ンジスタで構成されたキャリア増幅回路とから構成され
る。
抵抗を介して第２のトランジスタのエミッタと、第１の
電流源を介して接地点に、コレクタが第３のトランジス
タのエミッタと第４のトランジスタのエミッタに接続さ
れた第１のトランジスタと、ベースが第１の電圧源を介
して接地点に、エミッタが前記第１の抵抗と第２の電流
源に、コレクタが第５のトランジスタのエミッタと第６
のトランジスタのエミッタに接続された第２のトランジ
スタと、コレクタが第２の抵抗を介して電源端子に、エ
ミッタが前記第４のトランジスタのエミッタと第１のト
ランジスタのコレクタに、ベースが、第６のトランジス
タのベースと第７のトランジスタのエミッタと第３の電
流源を介して接地点に接続された前記第３のトランジス
タと、コレクタが電源端子に、エミッタが前記第３のト
ランジスタのエミッタと前記第１のトランジスタのコレ
クタに、ベースが前記第５のトランジスタのベースと第
８のトランジスタのエミッタと第４の電流源を介して接
地点に接続された前記第４のトランジスタと、コレクタ
が電源端子に、エミッタが前記第６のトランジスタのエ
ミッタと前記第２のトランジスタのコレクタに接続され
た前記第５のトランジスタと、コレクタが出力端子３と
第３の抵抗を介して電源端子に、エミッタが前記第５の
トランジスタのエミッタと前記第２のトランジスタのコ
レクタに、ベースが前記第３のトランジスタのベースと
前記第７のトランジスタのエミッタと前記第３の電流源
を介して接地点に接続された前記第６のトランジスタで
構成された変調回路と、コレクタが電源端子に、エミッ
タが前記第３のトランジスタのベースと前記第６のトラ
ンジスタのベースと前記第３の電流源を介して接地点に
、ベースが第４の抵抗を介して電源端子と第５の電流源
を介して接地点に接続された前記第７のトランジスタと
、コレクタが電源端子に、エミッタが、前記第４のトラ
ンジスタのベースと市記第５のトランジスタのベースと
前記第４の電Ｍ源を介して接地点に、ベースが第６の抵
抗の一端と第９のトランジスタのコレクタに接続された
市記第８のトランジスタで構成されたバッファ回鈴と、
コレクタが前記第８のトランジスタのベースと前記第６
の抵抗の一端に、ベースが第２の電圧源Ｖ２を介して接
地点に、エミッタが第１０のトランジスタのエミッタと
第６の電流源を介して揉地点に接続された前記第９のト
ランジスタと、ベースが出力端子２に、エミッタが前記
第９のトランジスタのエミッタと前記第６の電流源を介
して接地点に、コレクタが前記第６の抵抗の一端と第５
の抵抗を介して電源端子に接続された前記第１０のトラ
ンジスタで構成されたキャリア増幅回路とから構成され
る。
以上のように構成された本実施例の変調回路について以
下その動作を説明する。
下その動作を説明する。
まず入力端子１のＤＣバイアス電圧Ｖ＋＋＋ＩｆＤＣ１
は電圧源Ｖ１のＤＣバイアス電圧と等しいとする。
は電圧源Ｖ１のＤＣバイアス電圧と等しいとする。
Ｖ Ｉｎｌ ｆＤｃ） −Ｖ Ｉ ・
・・・・・（１１）ここで、ＶｌはトランジスタＱ１と
Ｑ２が飽和しない電圧であるとする。
・・・・・（１１）ここで、ＶｌはトランジスタＱ１と
Ｑ２が飽和しない電圧であるとする。
次に入力端子２のＤＣバイアス電圧Ｖ＋ｎｚｏｃ＋は電
圧源Ｖ２のＤＣバイアス電圧と等しいとする。
圧源Ｖ２のＤＣバイアス電圧と等しいとする。
Ｖ 、Ｒ２ｆＤｅｌ ＝ Ｖ ２ −−
（１２）ここで、ＶｌはトランジスタＱ９とＱ＋ｏが
飽和しない電圧であるとする。
（１２）ここで、ＶｌはトランジスタＱ９とＱ＋ｏが
飽和しない電圧であるとする。
次に出力端子３のＤＣバイアス電圧Ｖ０゜、。。
は、使用しているトランジスタの特性がすべて等しいと
すると次式となる。
すると次式となる。
Ｏ
Ｖ、ｕｚｏｃ＋ ＝ Ｖｃｅ−Ｒ３・□・＝”（１３）
ＩＯ１電流源■、と１２の電流値 また、キャリア増幅器よりバッファ回路を介してトラン
ジスタＱ４とＱ５のベースに伝わるＤＣバイアス電圧Ｖ
ｃａＢ（ｏｃ＋は、次式となる。
ＩＯ１電流源■、と１２の電流値 また、キャリア増幅器よりバッファ回路を介してトラン
ジスタＱ４とＱ５のベースに伝わるＤＣバイアス電圧Ｖ
ｃａＢ（ｏｃ＋は、次式となる。
Ｖｅｍ＋＋ｔｏｃ＋ ＝ Ｖｅｃ Ｒｓ ” Ｉ Ｏ
ｃ Ｒ６、ニ−ＶＢＥ８ ・・・
・・・（１４）Ｒ５；抵抗Ｒ５の抵抗値 ＩＱｅ；電流源Ｉ３，１４．Ｉｓ、ＩＳの電流値■８Ｅ
８；トランジスタＱ８のベース・エミッタ間の電圧 また、バッファ回路よりトランジスタＱ３とＱ６のベー
スに伝わるＤＣ電圧Ｖｃａｒ２ｔｏｃ＋は、次式となる
。
ｃ Ｒ６、ニ−ＶＢＥ８ ・・・
・・・（１４）Ｒ５；抵抗Ｒ５の抵抗値 ＩＱｅ；電流源Ｉ３，１４．Ｉｓ、ＩＳの電流値■８Ｅ
８；トランジスタＱ８のベース・エミッタ間の電圧 また、バッファ回路よりトランジスタＱ３とＱ６のベー
スに伝わるＤＣ電圧Ｖｃａｒ２ｔｏｃ＋は、次式となる
。
Ｖｅ−ｒ２＋ｏｃ＋ ＝ ＶｅｃＲ４・Ｉ ｏｃＶｅＥ
ｔ−−（１５）Ｒ４、抵抗Ｒ４の抵抗値 Ｖｅｃ７；トランジスタＱ７のベース・エミッタ間の電
圧 ここで、トランジスタの特性が等しいとすると以下が言
える。
ｔ−−（１５）Ｒ４、抵抗Ｒ４の抵抗値 Ｖｅｃ７；トランジスタＱ７のベース・エミッタ間の電
圧 ここで、トランジスタの特性が等しいとすると以下が言
える。
Ｖ ＢＥ８ ＝ Ｖ ＢＥ７ −−
（１６）また、抵抗Ｒ４と抵抗Ｒ５とＲ６の間に以下の
関係が成立するとする。
（１６）また、抵抗Ｒ４と抵抗Ｒ５とＲ６の間に以下の
関係が成立するとする。
Ｒ４＝Ｒ５＋ ”’
２ ・・・・・・（１７）式（１６）
と式（１７）より以下が言える。
と式（１７）より以下が言える。
Ｖ ｅａｒｌ ｆＤｅｌ ＝ Ｖ ｃａｒ２（Ｄｃｌ
雫−’ ”・（１８）従って、式（１６）と
式（１７）を満足していれば、トランジスタＱ３とＱ６
のベース電位と、トランジスタＱ４とＱ５のベース電位
は等しくなる。
雫−’ ”・（１８）従って、式（１６）と
式（１７）を満足していれば、トランジスタＱ３とＱ６
のベース電位と、トランジスタＱ４とＱ５のベース電位
は等しくなる。
次に入力端子１に式（１１）で示したＤＣバイアス電圧
が印加されている状態で、次に示すメイン信号ＶＩＩＩ
ＩＩＡＣ＋を入力する。
が印加されている状態で、次に示すメイン信号ＶＩＩＩ
ＩＩＡＣ＋を入力する。
Ｖ＋ｎｚＡｃ＋＝Ａ ｓ ｉ ｎωＩ ｔ −・
−・・−（１９）また入力端子２に式（２）で示したＤ
Ｃバイアス電圧が印加されている状態で、次に示すキャ
リア信号ＶＩＩＩ２いＣ，を入力する。
−・・−（１９）また入力端子２に式（２）で示したＤ
Ｃバイアス電圧が印加されている状態で、次に示すキャ
リア信号ＶＩＩＩ２いＣ，を入力する。
Ｖ １ｎ２（＾ｃ） ＝ Ｂ Ｓ ｉ ｎ （１）２
ｔ −−（２０）これがキャリア増幅回路とバ
ッファ回路を介してトランジスタＱ４と０５のベースに
伝達されるＡＣ信号Ｖ。ｒｌ＋＾Ｃ）を次式とする。
ｔ −−（２０）これがキャリア増幅回路とバ
ッファ回路を介してトランジスタＱ４と０５のベースに
伝達されるＡＣ信号Ｖ。ｒｌ＋＾Ｃ）を次式とする。
Ｖｃａｒ＋＋＾ｃ＋ ＝ ＣＳ ｉ ｎω２ｔ……（２
１）また、トランジスタＱ３とＱ６のベースに伝達され
るＡＣ信号Ｖｅｍｒｚ＋ｘｃ＋は次式となる。
１）また、トランジスタＱ３とＱ６のベースに伝達され
るＡＣ信号Ｖｅｍｒｚ＋ｘｃ＋は次式となる。
Ｖ ｃ、ａ ｒ ２ Ｌ＾ｃ〉＝０
・・・・・・（２２）以上より、出力端子３に伝達され
るＡＣ信号Ｖｏｕ＋ｆＡＣ＋は次式となる。
・・・・・・（２２）以上より、出力端子３に伝達され
るＡＣ信号Ｖｏｕ＋ｆＡＣ＋は次式となる。
−ｓ ｉ ｎ （１１２ｔ −”（２
３）また、トランジスタＱ６のコレクタ・ベース間容Ｊ
Ｉ ＣＪ Ｃより、出力端子３へ伝達されるキャリア信
号Ｖ ｃａｒ、Ｌｇｅｋ＋は式（２２）より次式となる
。
３）また、トランジスタＱ６のコレクタ・ベース間容Ｊ
Ｉ ＣＪ Ｃより、出力端子３へ伝達されるキャリア信
号Ｖ ｃａｒ、Ｌｇｅｋ＋は式（２２）より次式となる
。
Ｖ ｃａｒ、ｅｓい一＝＝０ ・・・・
・・（２４）従って、出力端子３に伝達されるＡＣ成分
■。。。
・・（２４）従って、出力端子３に伝達されるＡＣ成分
■。。。
は次式で示される。
Ｖ Ｏｕｔ ＝ Ｖ ｏｕ＋ ｔＡｃ＋ ＋ Ｖ ｅａ
ｒ ｆＬｅｃｋｌたキャリア信号の漏れ込みを減少させ
ることができる。
ｒ ｆＬｅｃｋｌたキャリア信号の漏れ込みを減少させ
ることができる。
発明の効果
本発明の変調回路によれば、キャリア信号成分の漏れを
理論的に零にできる。この結果、変調回路の精度が向上
する。
理論的に零にできる。この結果、変調回路の精度が向上
する。
第１図は本発明の実施例変調回路図、第２図は従来のキ
ラー回路の回路図である。 １・・・・・・入力端子１．２・・・・・・入力端子２
．３・・・・・・出力端子、４・・・・・・電源端子、
５・・・・・・変調回路、６・・・・・・バッファ回路
、７・・・・・・キャリア増幅回路、Ｑｌ、 Ｑ２．
Ｑ３． Ｑ４． Ｑｓ＋ Ｑｌ）、 Ｑ７． Ｑｓ、
Ｑ９゜０ ＋ｏ−−トランジスタ、Ｒ１，Ｒ２，Ｒ３，
Ｒ４，Ｒ５・・・・・・抵抗、ＩＩ、 １２． Ｉ
３． ．１４． １５． Ｉ６・・・・・・電流源、
Ｖ、、Ｖ２・・・・・・電圧源。
ラー回路の回路図である。 １・・・・・・入力端子１．２・・・・・・入力端子２
．３・・・・・・出力端子、４・・・・・・電源端子、
５・・・・・・変調回路、６・・・・・・バッファ回路
、７・・・・・・キャリア増幅回路、Ｑｌ、 Ｑ２．
Ｑ３． Ｑ４． Ｑｓ＋ Ｑｌ）、 Ｑ７． Ｑｓ、
Ｑ９゜０ ＋ｏ−−トランジスタ、Ｒ１，Ｒ２，Ｒ３，
Ｒ４，Ｒ５・・・・・・抵抗、ＩＩ、 １２． Ｉ
３． ．１４． １５． Ｉ６・・・・・・電流源、
Ｖ、、Ｖ２・・・・・・電圧源。
Claims (1)
- ベースが入力端子１に、エミッタが第１の抵抗と第１
の電流源を介して接地点に、コレクタが第３のトランジ
スタのエミッタと第４のトランジスタのエミッタに接続
された第１のトランジスタと、ベースが第１の電圧源を
介して接地点に、エミッタが上記第１の抵抗と第２の電
流源を介して接地点に、コレクタが第５のトランジスタ
のエミッタと第６のトランジスタのエミッタに接続され
た第２のトランジスタと、コレクタが第２の抵抗を介し
て電源端子に、ベースが前記第６のトランジスタのベー
スと第７のトランジスタのエミッタと第３の電流源を介
して接地点に接続された前記第３のトランジスタと、コ
レクタが電源端子に、ベースが前記第５のベースと第８
のトランジスタのエミッタと第４の電流源を介して接地
点に接続された前記第５のトランジスタと、コレクタが
出力端子３と第３の抵抗を介して電源端子に接続された
前記第６のトランジスタで構成された変調回路と、コレ
クタが電源端子に、ベースが第４の抵抗を介して電源端
子と第５の電流源を介して接地点に接続された前記第７
のトランジスタと、コレクタが電源端子に、ベースが第
６の抵抗の一端と第１０のトランジスタのベースに接続
された前記第８のトランジスタと、前記第３の電流源と
、前記第４の電流源で構成されたバッファ回路と、ベー
スが第２の電圧源を介して接地点に、エミッタが第１０
のトランジスタのエミッタと接続され第６の電流源を介
して接地点に接続された前記第１０のトランジスタと、
ベースが入力端子２に、コレクタが前記第６の抵抗の一
端と接続され第５の抵抗を介して電源端子に接続された
前記第１０のトランジスタで構成されたキャリア増幅回
路を備えたことを特徴とする変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319997A JPH03181211A (ja) | 1989-12-08 | 1989-12-08 | 変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319997A JPH03181211A (ja) | 1989-12-08 | 1989-12-08 | 変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181211A true JPH03181211A (ja) | 1991-08-07 |
Family
ID=18116598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319997A Pending JPH03181211A (ja) | 1989-12-08 | 1989-12-08 | 変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04342303A (ja) * | 1991-05-20 | 1992-11-27 | Sanyo Electric Co Ltd | 平衡変調装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554421A (en) * | 1978-06-22 | 1980-01-12 | Osaka Soda Co Ltd | Ornamental wall |
| JPS622703A (ja) * | 1985-06-28 | 1987-01-08 | Victor Co Of Japan Ltd | 振幅変調回路 |
| JPS63133706A (ja) * | 1986-11-25 | 1988-06-06 | Mitsubishi Electric Corp | 平衡変調器 |
-
1989
- 1989-12-08 JP JP1319997A patent/JPH03181211A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554421A (en) * | 1978-06-22 | 1980-01-12 | Osaka Soda Co Ltd | Ornamental wall |
| JPS622703A (ja) * | 1985-06-28 | 1987-01-08 | Victor Co Of Japan Ltd | 振幅変調回路 |
| JPS63133706A (ja) * | 1986-11-25 | 1988-06-06 | Mitsubishi Electric Corp | 平衡変調器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04342303A (ja) * | 1991-05-20 | 1992-11-27 | Sanyo Electric Co Ltd | 平衡変調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (ja) | 信号処理装置 | |
| KR900019002A (ko) | 조합 회로 | |
| US3980815A (en) | White level clipping circuit | |
| JPH03181211A (ja) | 変調回路 | |
| JP3131378B2 (ja) | 映像信号クランプ回路 | |
| US4433255A (en) | Signal sampling gate circuit | |
| JPH0115256Y2 (ja) | ||
| JP2831718B2 (ja) | ボルテージフォロワ回路 | |
| JPH0530326B2 (ja) | ||
| JPS6085615A (ja) | バツフア・アンプ | |
| JPH0349475Y2 (ja) | ||
| JP3169388B2 (ja) | Ｒｆモジュレータ | |
| JPH02100503A (ja) | 磁気記録再生装置のエンベロープ検波回路 | |
| JPH06105961B2 (ja) | 増幅回路 | |
| JPH0411426Y2 (ja) | ||
| JPH03291571A (ja) | 最大値出力回路及び最小値出力回路 | |
| JPH02135810A (ja) | 利得制御回路 | |
| JPH0430655Y2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPH02172392A (ja) | キラー回路 | |
| JPH04170758A (ja) | 信号処理装置 | |
| JPS63193789A (ja) | カメラ一体形ｖｔｒ | |
| JPH01150280A (ja) | 記録装置 | |
| JPH01296873A (ja) | ドロップアウト検出回路 | |
| JPS5988974U (ja) | テレビカメラの感度切換回路 |