JPH03181289A - 時分割交換装置 - Google Patents
時分割交換装置Info
- Publication number
- JPH03181289A JPH03181289A JP1320021A JP32002189A JPH03181289A JP H03181289 A JPH03181289 A JP H03181289A JP 1320021 A JP1320021 A JP 1320021A JP 32002189 A JP32002189 A JP 32002189A JP H03181289 A JPH03181289 A JP H03181289A
- Authority
- JP
- Japan
- Prior art keywords
- time
- output
- highway
- memory
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル電子交換機やデジタルボタン電話機
主装置等で使用される端末間の音声またはデータなどの
時分割−情報の交換を行うための時分割交換装置に関す
る。
主装置等で使用される端末間の音声またはデータなどの
時分割−情報の交換を行うための時分割交換装置に関す
る。
従来の技術
第４図は、従来のデジタル電子交換機等で使用されてい
る時分割交換装置の構成を示している。
る時分割交換装置の構成を示している。
第４図において、１は入力ハイウェイであり、入力ハイ
ウェイ１を通じて伝送されてきた時分割情報は、そのハ
イ−ウェイ番号（物理的な位置）およびタイムスロット
番号（時間的な位置）をアドレスとして、通話メモリ２
内に蓄積される。３は保守メモリであり、デジタル電子
交換機等の装置全体の呼処理全般の制御を行なう主制御
回路４からの交換接続情報を外部インタフェース部５を
通じて蓄積する。交換接続情報は、通話メモリ２内に蓄
積されている時分割情報を出力ハイウェイ６の如何なる
ハイ−ウェイ番号の如何なるタイムスロット番号へ出力
するかを指示する。この交換接続情報をもとに、特定の
出力タイミングにより通話メモリ２内に蓄積されていた
時分割情報が出力ハイウェイ６に出力される。７は入力
ハイウェイ１および出力ハイウェイ６上の時分割情報、
ならびに保持メモリ３および通話メモリ２に同期を与え
るクロック・フレーム信号生成部である。
ウェイ１を通じて伝送されてきた時分割情報は、そのハ
イ−ウェイ番号（物理的な位置）およびタイムスロット
番号（時間的な位置）をアドレスとして、通話メモリ２
内に蓄積される。３は保守メモリであり、デジタル電子
交換機等の装置全体の呼処理全般の制御を行なう主制御
回路４からの交換接続情報を外部インタフェース部５を
通じて蓄積する。交換接続情報は、通話メモリ２内に蓄
積されている時分割情報を出力ハイウェイ６の如何なる
ハイ−ウェイ番号の如何なるタイムスロット番号へ出力
するかを指示する。この交換接続情報をもとに、特定の
出力タイミングにより通話メモリ２内に蓄積されていた
時分割情報が出力ハイウェイ６に出力される。７は入力
ハイウェイ１および出力ハイウェイ６上の時分割情報、
ならびに保持メモリ３および通話メモリ２に同期を与え
るクロック・フレーム信号生成部である。
次に上記従来例の動作について説明する。入力ハイウェ
イ１上の時分割情報が、第５図に示すように、入力ハイ
ウェイ番号１の各タイムスロット番号ＴＳＩ、ＴＳ２．
ＴＳ３・ＴＳｎ上に、時分割データＡＯ，ＢＯ，ＣＯ・
・・２０と、入力ハイウェイ番号２の各タイムスロット
ＴＳＩ、ＴＳ２、 Ｔ Ｓ ３＝−Ｔ Ｓ ｎ上に、時
分割データＡＩ、Ｂ１、Ｃ１・・・Ｚｌとがそれぞれ存
在したとする。この時分割データＡＯ，ＢＯ，ＣＯ・・
・ＺＯｌＡｌ。
イ１上の時分割情報が、第５図に示すように、入力ハイ
ウェイ番号１の各タイムスロット番号ＴＳＩ、ＴＳ２．
ＴＳ３・ＴＳｎ上に、時分割データＡＯ，ＢＯ，ＣＯ・
・・２０と、入力ハイウェイ番号２の各タイムスロット
ＴＳＩ、ＴＳ２、 Ｔ Ｓ ３＝−Ｔ Ｓ ｎ上に、時
分割データＡＩ、Ｂ１、Ｃ１・・・Ｚｌとがそれぞれ存
在したとする。この時分割データＡＯ，ＢＯ，ＣＯ・・
・ＺＯｌＡｌ。
Ｂｌ、Ｃ１・・・Ｚｌは、第６図に示すように、アドレ
スの下位がハイウェイ番号に、上位がタイムスロット番
号に対応した通話メモリ２内に、クロック・フレーム信
号生成部７で生成される入力タイミングに同期して順次
蓄積される。
スの下位がハイウェイ番号に、上位がタイムスロット番
号に対応した通話メモリ２内に、クロック・フレーム信
号生成部７で生成される入力タイミングに同期して順次
蓄積される。
いま、第７図に示すように、アドレスの下位が出力ハイ
ウェイ番号に、上位がタイムスロット番号にそれぞれ対
応した保持メモリ３に、データとして、そのデータの下
位に入力ハイウェイ番号が、上位にタイムスロット番号
が書き込まれていたものとする。さて、クロック・フレ
ーム信号生成部７からの出力タイミングにより、保持メ
モリ３へ出力ハイウェイ番号（下位）およびタイムスロ
ット番号（上位）が読み出しアドレスとして出力される
と、保持メモリ３に蓄積されていたデータが通話メモリ
２の読み出しアドレスとして出力される。通話メモリ２
からこのアドレス入力により、蓄積されていた時分割情
報が、第５図に示すように、入力ハイウェイ１上とは異
なる順序、すなわちＢＯ，Ｂｌ、Ａｌ・・・Ｄｌ、ＡＯ
，ＣＩ、ＥＯ・・・ＣＯで出力ハイウェイ６上へ出力さ
れる。
ウェイ番号に、上位がタイムスロット番号にそれぞれ対
応した保持メモリ３に、データとして、そのデータの下
位に入力ハイウェイ番号が、上位にタイムスロット番号
が書き込まれていたものとする。さて、クロック・フレ
ーム信号生成部７からの出力タイミングにより、保持メ
モリ３へ出力ハイウェイ番号（下位）およびタイムスロ
ット番号（上位）が読み出しアドレスとして出力される
と、保持メモリ３に蓄積されていたデータが通話メモリ
２の読み出しアドレスとして出力される。通話メモリ２
からこのアドレス入力により、蓄積されていた時分割情
報が、第５図に示すように、入力ハイウェイ１上とは異
なる順序、すなわちＢＯ，Ｂｌ、Ａｌ・・・Ｄｌ、ＡＯ
，ＣＩ、ＥＯ・・・ＣＯで出力ハイウェイ６上へ出力さ
れる。
このように上記従来の時分割交換装置でも、主制御回路
４が、端末からの呼制御情報をもとに外部インタフェー
ス部５を通じて保持メモリ３の蓄積データ（入力ハイウ
ェイ番号、タイムスロット番号）を書き換えることによ
り、自在に時分割情報の交換を行うことができる。
４が、端末からの呼制御情報をもとに外部インタフェー
ス部５を通じて保持メモリ３の蓄積データ（入力ハイウ
ェイ番号、タイムスロット番号）を書き換えることによ
り、自在に時分割情報の交換を行うことができる。
発明が解決しようとする課題
しかしながら、上記従来の時分割交換装置では、複数の
タイムスロットに跨って意味を持つ時分割情報（Ｉ Ｓ
ＤＮのＨｏチャネルなど）を交換する場合、時間順序性
が確保できないという問題があった。これを第８図およ
び第９図を用いて説明する。第８図は時分割情報の時間
順序性が確保されている場合を示し、第９図は時間順序
性が確保されていない場合を示している。第８図および
第９図において、入力ハイウェイのタイムスロッ）／７
０．／７１上の時分割情報ＡＩ、Ａ２は、同一フレーム
（時間）内で２つそろって意味のあるデータであるとす
る。第８図のように、入力ハイウェイと出力ハイウェイ
のタイムスロットの順序関係がｎｏ＜ｎ２．／７＋＜ｎ
３の場合には、時間順序性が確保される。しかしながら
、第９図のように、タイムスロットの順序関係がｎｏ＜
ｎ２．ｎＩ＞ ／７３の場合は、Ａ２のデータが７７１
＞７７３のため、出力ハイウェイのタイムスロットｎ３
の出力タイミング（通話メそりの読み出しタイミング）
が、入力ハイウェイのタイムスロット／７１の入力タイ
ミング（通話メモリの書き込みタイミング）より早いた
め、同一フレーム内の時分割情報Ａ２の交換が出来ず、
１つ前のフレーム内の時分割情報Ａ２−１が交換、出力
されてしまい、時間順序性の確保が出来ない。
タイムスロットに跨って意味を持つ時分割情報（Ｉ Ｓ
ＤＮのＨｏチャネルなど）を交換する場合、時間順序性
が確保できないという問題があった。これを第８図およ
び第９図を用いて説明する。第８図は時分割情報の時間
順序性が確保されている場合を示し、第９図は時間順序
性が確保されていない場合を示している。第８図および
第９図において、入力ハイウェイのタイムスロッ）／７
０．／７１上の時分割情報ＡＩ、Ａ２は、同一フレーム
（時間）内で２つそろって意味のあるデータであるとす
る。第８図のように、入力ハイウェイと出力ハイウェイ
のタイムスロットの順序関係がｎｏ＜ｎ２．／７＋＜ｎ
３の場合には、時間順序性が確保される。しかしながら
、第９図のように、タイムスロットの順序関係がｎｏ＜
ｎ２．ｎＩ＞ ／７３の場合は、Ａ２のデータが７７１
＞７７３のため、出力ハイウェイのタイムスロットｎ３
の出力タイミング（通話メそりの読み出しタイミング）
が、入力ハイウェイのタイムスロット／７１の入力タイ
ミング（通話メモリの書き込みタイミング）より早いた
め、同一フレーム内の時分割情報Ａ２の交換が出来ず、
１つ前のフレーム内の時分割情報Ａ２−１が交換、出力
されてしまい、時間順序性の確保が出来ない。
本発明は、このような従来の問題を解決するものであり
、時分割交換における時間順序性の確保ができる優れた
時分割交換装置を提供することを目的とする。
、時分割交換における時間順序性の確保ができる優れた
時分割交換装置を提供することを目的とする。
課題を解決するための手段
本発明は、上記目的を達成するために、通話メモリと出
力ハイウェイとの間に１フレーム遅延部および出力ハイ
ウェイ選択部を設けるとともに保持メモリ内に通常／遅
延切換フラグを設け、更に保持メモリと出力ハイウェイ
選択部の間を通常／遅延切換信号で結び、出力時分割情
報の時間順序性を確保出来るようにしたものである。
力ハイウェイとの間に１フレーム遅延部および出力ハイ
ウェイ選択部を設けるとともに保持メモリ内に通常／遅
延切換フラグを設け、更に保持メモリと出力ハイウェイ
選択部の間を通常／遅延切換信号で結び、出力時分割情
報の時間順序性を確保出来るようにしたものである。
作用
本発明は上記のような構成により次のような作用を有す
る。すなわち、時分割交換装置内の通話メモリと出力ハ
イウェイとの間に１フレーム遅延部および出力ハイウェ
イ選択部を設けたことにより、時分割交換された複数の
時分割交換情報が時間順序性を保てない場合、時間的に
先行して交換された時分割情報を１フレーム遅延部でｌ
フレーム分遅延させることができるとともに、出力ハイ
ウェイ選択部で、遅延を施されていない時分割情報と遅
延させた時分割情報を選択して、出力ハイウェイへ時分
割情報を出力させることができる。
る。すなわち、時分割交換装置内の通話メモリと出力ハ
イウェイとの間に１フレーム遅延部および出力ハイウェ
イ選択部を設けたことにより、時分割交換された複数の
時分割交換情報が時間順序性を保てない場合、時間的に
先行して交換された時分割情報を１フレーム遅延部でｌ
フレーム分遅延させることができるとともに、出力ハイ
ウェイ選択部で、遅延を施されていない時分割情報と遅
延させた時分割情報を選択して、出力ハイウェイへ時分
割情報を出力させることができる。
出力ハイウェイ選択部の時分割情報の選択は、保持メモ
リからの通常／遅延切換信号により決定される。この信
号は、保持メモリ内の通常／遅延切換フラグにより、保
持メモリからのデータ読み出しタイミング（通話メモリ
への読み出しアドレス出力タイミング）時に生成されて
出力ハイウェイ選択部へ出力される。
リからの通常／遅延切換信号により決定される。この信
号は、保持メモリ内の通常／遅延切換フラグにより、保
持メモリからのデータ読み出しタイミング（通話メモリ
への読み出しアドレス出力タイミング）時に生成されて
出力ハイウェイ選択部へ出力される。
実施例
第１図は、本発明の一実施例の構成を示す概略ブロック
である。第１図において、１１は入力ハイウェイ、１２
は入力ハイウェイ１１から送られてきた時分割情報を交
換接続のために一時的に記憶する通話メモリ、１３は通
話メモリ１２内に記憶された時分割情報の順番を入れ替
える交換接続情報を記憶する保持メモリであり、そのメ
モリ内に通常／遅延切換フラグを有する。１４は時分割
情報の交換を制御する主制御回路、１５は主制御回路１
４からの保持メモリ１３に伝えるための外部インタフェ
ース部、１６は出力ハイウェイ、１７は入力ハイウェイ
１１および出力ハイウェイ１６上の時分割情報、ならび
に保持メモリ１３および通話メモリ１２に同期を与える
クロック・フレーム信号生成部である。１８は通話メモ
リ１２から出力された時分割情報を１フレ一ム分遅延さ
せる１フレーム遅延部である。１９は出力ハイウェイ選
択部であり、出力タイミング時に、通話メモリ１２から
の出力（遅延なし）と１フレーム遅延部１８からの出力
を通常／遅延切換信号２０をもとに選択して出力ハイウ
ェイ１６へ送出する部分である。通常／遅延切換信号２
０は、保持メモリ１３内の通常／遅延切換フラグをもと
に生成される信号である。
である。第１図において、１１は入力ハイウェイ、１２
は入力ハイウェイ１１から送られてきた時分割情報を交
換接続のために一時的に記憶する通話メモリ、１３は通
話メモリ１２内に記憶された時分割情報の順番を入れ替
える交換接続情報を記憶する保持メモリであり、そのメ
モリ内に通常／遅延切換フラグを有する。１４は時分割
情報の交換を制御する主制御回路、１５は主制御回路１
４からの保持メモリ１３に伝えるための外部インタフェ
ース部、１６は出力ハイウェイ、１７は入力ハイウェイ
１１および出力ハイウェイ１６上の時分割情報、ならび
に保持メモリ１３および通話メモリ１２に同期を与える
クロック・フレーム信号生成部である。１８は通話メモ
リ１２から出力された時分割情報を１フレ一ム分遅延さ
せる１フレーム遅延部である。１９は出力ハイウェイ選
択部であり、出力タイミング時に、通話メモリ１２から
の出力（遅延なし）と１フレーム遅延部１８からの出力
を通常／遅延切換信号２０をもとに選択して出力ハイウ
ェイ１６へ送出する部分である。通常／遅延切換信号２
０は、保持メモリ１３内の通常／遅延切換フラグをもと
に生成される信号である。
次に上記実施例の動作において、時間順序性を確保して
時分割情報が交換される過程について説明する。主制御
部１４から保持メモリ１．３に出力ハイウェイ番号およ
びタイムスロット番号をアドレスとして書き込まれる交
換接続情報は、第２図に示すように、入力ハイウェイ番
号およびタイムスロット番号の他に、通常／遅延切換フ
ラグを有するものとする。通常／遅延切換フラグは、時
分割情報の出力タイミング時に保持メモリ１３から出力
され、通常／遅延切換信号を生成するものであり、その
内容については、主制御回路１４で予め把握されている
時間順序性の情報源、例えば入力タイムスロット値が出
力タイムスロット値より大きいなどの情報源により指示
されるものである。
時分割情報が交換される過程について説明する。主制御
部１４から保持メモリ１．３に出力ハイウェイ番号およ
びタイムスロット番号をアドレスとして書き込まれる交
換接続情報は、第２図に示すように、入力ハイウェイ番
号およびタイムスロット番号の他に、通常／遅延切換フ
ラグを有するものとする。通常／遅延切換フラグは、時
分割情報の出力タイミング時に保持メモリ１３から出力
され、通常／遅延切換信号を生成するものであり、その
内容については、主制御回路１４で予め把握されている
時間順序性の情報源、例えば入力タイムスロット値が出
力タイムスロット値より大きいなどの情報源により指示
されるものである。
出力タイミング時に通話メモリ１２から出力される時分
割情報は、遅延されずにそのまま、および１フレーム遅
延部１８で１フレ一ム分遅延を施こされて出力ハイウェ
イ選択部１９に入力される。出力ハイウェイ選択部１９
では、通常／遅延切換信号により、第９図に示す従来例
では時間順序性が確保できない時分割情報の交換が、第
３図に示すように、出力タイムスロット番号ｎ２の時分
割情報を１フレ一ム分遅延させて出力ハイウェイ１６へ
出力することにより、時間順序性を確保した交換が可能
となる。すなわち、第９図に示す従来例では、出力タイ
ムスロット番号ｎ３が入力タイムスロット番号ｎ１より
も小さいため、一つ前のｊＪｋ−１のフレーム時分割情
報Ａ２−１が現フレームであるｊｌｉｋフレームの時分
割情報Ａ １の後に入ってしまうことにより時間順序性
がくずれるのであるが、この実施例では、さらにＡ２−
１と同じ前回フレーム第に−１の時分割情報Ａ１−１を
も現フレームである第にフレームに取り込むことによっ
て時間順序性を確保したものである。これにより、通話
メモリ上のＡ１およびＡ２とも次のフレームに送られる
ことになるので、次の第に＋１フレームではＡ１とＡ２
が時間順序性を保ったまま出力されることになる。
割情報は、遅延されずにそのまま、および１フレーム遅
延部１８で１フレ一ム分遅延を施こされて出力ハイウェ
イ選択部１９に入力される。出力ハイウェイ選択部１９
では、通常／遅延切換信号により、第９図に示す従来例
では時間順序性が確保できない時分割情報の交換が、第
３図に示すように、出力タイムスロット番号ｎ２の時分
割情報を１フレ一ム分遅延させて出力ハイウェイ１６へ
出力することにより、時間順序性を確保した交換が可能
となる。すなわち、第９図に示す従来例では、出力タイ
ムスロット番号ｎ３が入力タイムスロット番号ｎ１より
も小さいため、一つ前のｊＪｋ−１のフレーム時分割情
報Ａ２−１が現フレームであるｊｌｉｋフレームの時分
割情報Ａ １の後に入ってしまうことにより時間順序性
がくずれるのであるが、この実施例では、さらにＡ２−
１と同じ前回フレーム第に−１の時分割情報Ａ１−１を
も現フレームである第にフレームに取り込むことによっ
て時間順序性を確保したものである。これにより、通話
メモリ上のＡ１およびＡ２とも次のフレームに送られる
ことになるので、次の第に＋１フレームではＡ１とＡ２
が時間順序性を保ったまま出力されることになる。
このように上記実施例によれば、時間的に先行して交換
された時分割情報を１フレーム遅延部１８で１フレ一ム
分遅延させるとともに、保持メモリ１４からの通常／遅
延切換信号により出力ハイウェイ選択部１９で遅延を施
されていない時分割情報と遅延させた時分割情報とを選
択して出力ハイウェイ１６に出力させるので、復数の時
分割情報を時間順序性を確保した状態で出力できる効果
がある。
された時分割情報を１フレーム遅延部１８で１フレ一ム
分遅延させるとともに、保持メモリ１４からの通常／遅
延切換信号により出力ハイウェイ選択部１９で遅延を施
されていない時分割情報と遅延させた時分割情報とを選
択して出力ハイウェイ１６に出力させるので、復数の時
分割情報を時間順序性を確保した状態で出力できる効果
がある。
発明の効果
本発明は、上記実施例により明らかなように、時分割交
換装置内の通話メモリと出力ハイウェイとの間に１フレ
ーム遅延部および出力ハイウェイ選択部を設けるととも
に、保持メモリ内に時間順序性確保の必要性を判定する
通常／遅延切換フラグを設け、この通常／遅延切換フラ
グにもとづく信号により、１フレ一ム分遅延させた通話
メモリ出力と遅延のない通話メモリ出力とを出力ハイウ
ェイ選択部で選択して出力することにより、時間順序性
の必要な時分割情報を時間順序性を確保した状態で時分
割交換ができるという効果を有する。
換装置内の通話メモリと出力ハイウェイとの間に１フレ
ーム遅延部および出力ハイウェイ選択部を設けるととも
に、保持メモリ内に時間順序性確保の必要性を判定する
通常／遅延切換フラグを設け、この通常／遅延切換フラ
グにもとづく信号により、１フレ一ム分遅延させた通話
メモリ出力と遅延のない通話メモリ出力とを出力ハイウ
ェイ選択部で選択して出力することにより、時間順序性
の必要な時分割情報を時間順序性を確保した状態で時分
割交換ができるという効果を有する。
第１図は本発明の一実施例における時分割交換装置の概
略ブロック図、第２図は同装置における保持メモリの構
成を示す図、第３図は同装置における時分割データの交
換の態様を示す図、第４図は従来の時分割交換装置の概
略ブロック図、第５図は同装置の時分割データを示す図
、第６図は同装置における通話メモリの構成を示す図、
第７図は同装置における保持メモリの構成を示す図、第
８図は同装置における時分割データの交換の態様を示す
図、第９図は同装置において時分割データの交換の別の
態様を示す図である。 １１・・・入力ハイウェイ、１２・・・通話メモリ、１
３・・・保持メモリ、１４・・・主制御回路、１５・・
・外部インタフェース部、１６・・・出力ハイウェイ、
１７・・・クロック・フレーム信号生成部、１８・・・
１フレーム遅延部、１９・・・出力ハイウェイ選択部、
２０・・・通常／遅延切換信号。
略ブロック図、第２図は同装置における保持メモリの構
成を示す図、第３図は同装置における時分割データの交
換の態様を示す図、第４図は従来の時分割交換装置の概
略ブロック図、第５図は同装置の時分割データを示す図
、第６図は同装置における通話メモリの構成を示す図、
第７図は同装置における保持メモリの構成を示す図、第
８図は同装置における時分割データの交換の態様を示す
図、第９図は同装置において時分割データの交換の別の
態様を示す図である。 １１・・・入力ハイウェイ、１２・・・通話メモリ、１
３・・・保持メモリ、１４・・・主制御回路、１５・・
・外部インタフェース部、１６・・・出力ハイウェイ、
１７・・・クロック・フレーム信号生成部、１８・・・
１フレーム遅延部、１９・・・出力ハイウェイ選択部、
２０・・・通常／遅延切換信号。
Claims (1)
- 通話メモリと出力ハイウェイとの間に１フレーム遅延部
および出力ハイウェイ選択部とを設けるとともに、保持
メモリ内に時間順序性確保の必要性を判定する通常／遅
延切換フラグを設け、この通常／遅延切換フラグにもと
づく信号により前記通話メモリおよび１フレーム遅延部
からの時分割情報を前記出力ハイウェイ選択部で選択し
て出力する時分割交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1320021A JPH03181289A (ja) | 1989-12-08 | 1989-12-08 | 時分割交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1320021A JPH03181289A (ja) | 1989-12-08 | 1989-12-08 | 時分割交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181289A true JPH03181289A (ja) | 1991-08-07 |
Family
ID=18116869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1320021A Pending JPH03181289A (ja) | 1989-12-08 | 1989-12-08 | 時分割交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181289A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6070896A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | 通話路装置 |
| JPS61242497A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 多元時間スイツチ |
| JPS62194797A (ja) * | 1986-02-20 | 1987-08-27 | Nec Corp | 多元時間スイツチ |
| JPS636995A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | 多元時間スイツチ |
-
1989
- 1989-12-08 JP JP1320021A patent/JPH03181289A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6070896A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | 通話路装置 |
| JPS61242497A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 多元時間スイツチ |
| JPS62194797A (ja) * | 1986-02-20 | 1987-08-27 | Nec Corp | 多元時間スイツチ |
| JPS636995A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | 多元時間スイツチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2848400B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| JP2551451B2 (ja) | ハイブリッド型時分割多重スイッチング装置 | |
| US3984643A (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system | |
| JP2677670B2 (ja) | ２つのバス間における交差回路 | |
| EP0532914B1 (en) | Delay correcting system in a multi-channel PCM switching system | |
| RU2154911C2 (ru) | Устройство коммутации и конференц-связи в системе обмена информацией | |
| JPH0345941B2 (ja) | ||
| JPH0454796A (ja) | 時分割スイッチのフレーム位相制御方法およびフレーム位相可変時分割スイッチ | |
| JPH03181289A (ja) | 時分割交換装置 | |
| JPH03181298A (ja) | 時分割交換装置 | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JP2527994B2 (ja) | 通話路導通試験方式 | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| JP3188287B2 (ja) | サービストーン発生方式 | |
| JP2637105B2 (ja) | タイムスイッチ回路 | |
| JPH0227829A (ja) | フレーム同期方式の中継装置 | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ | |
| JP2962288B2 (ja) | ディジタルコードレス電話機 | |
| KR910005500B1 (ko) | 소규모 가입자 집선장치의 동기회로장치 | |
| JPH0744522B2 (ja) | 位相同期回路 | |
| KR890000843B1 (ko) | 타임 스위치의 인워드 동작회로 | |
| JPS5923700A (ja) | タイムスイツチ | |
| JPS63246044A (ja) | デ−タ多重化方式 | |
| JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
| JPS58170147A (ja) | ル−プ伝送システムの多重化制御装置 |