JPH0318178B2 - - Google Patents

Info

Publication number
JPH0318178B2
JPH0318178B2 JP10815583A JP10815583A JPH0318178B2 JP H0318178 B2 JPH0318178 B2 JP H0318178B2 JP 10815583 A JP10815583 A JP 10815583A JP 10815583 A JP10815583 A JP 10815583A JP H0318178 B2 JPH0318178 B2 JP H0318178B2
Authority
JP
Japan
Prior art keywords
pattern
layer
processed
resin film
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10815583A
Other languages
English (en)
Other versions
JPS59231535A (ja
Inventor
Hideaki Itakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10815583A priority Critical patent/JPS59231535A/ja
Publication of JPS59231535A publication Critical patent/JPS59231535A/ja
Publication of JPH0318178B2 publication Critical patent/JPH0318178B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体装置の製造工程などにおけ
る微細間隔を含む複数種の間隔を有するパターン
の形成方法に関するものである。
〔従来技術〕
従来、基板上に形成された被加工層上の感光性
樹脂膜に、2種類以上の大きさの間隔を有するパ
ターンを転写する方法としては第1図に示すもの
があつた。図において、1は基板、2は被加工
層、3は感光性樹脂膜である。
次に従来のパターン形成法について説明する。
基板1上に形成された被加工層2上に感光性樹脂
膜3を例えば回転塗布法により形成すると第1図
aに示すようになる。その後、通常の露光装置を
用いて、図示しない所望のパターンが描かれたマ
スク板を重ねて光線を当てると、マスク板を通過
した光線が感光性樹脂膜3に照射される。その後
の現像工程において、感光性樹脂膜3がポジテイ
ブ形の場合には照射された部分の、またネガテイ
ブ形の場合には未照射の部分の感光性樹脂膜3が
現像液により除去される。ここにおいて、マスク
板に描かれたパターンの中に2種類以上の大きさ
の異なる間隔4および5を有するパターンがある
場合、特に小さい方の開隔5が2μm以下の場合に
は、現像液のしみ込みが悪いので、大きなパター
ン間隔4での現像が完了した時点でも小さいパタ
ーン間隔5では完了していないため第1図bに示
すように現像不足による現像残6を生ずる。第2
図はその状況の平面図である。この場合、小さい
方のパターン間隔5の現像完了に合わせて現像を
行なつていくと、大きい方のパターン間隔4では
現像過多となりパターンの寸法に大きな狂いを生
じてしまう。その後、この現像された感光性樹脂
膜3をマスクとして被加工層2をエツチングする
のであるが、第1図bおよび第2図に示した現像
残6は、このエツチング工程でのエツチング残7
を引き起こす。エツチング後、感光性樹脂膜3を
除去した時のパターンの断面図の例を第1図cに
示す。このエツチング残7は隣接するパターンを
短絡させてしまうことになる。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除
去するためになされたもので小さなパターン間隔
を転写する部分の被加工層の下層に予め凸部パタ
ーンを形成しておくことにより隣接するパターン
間を確実に分離することを目的としている。
〔発明の実施例〕
以下、この発明の一実施例を第3図および第4
図について説明する。図において、1は基板、2
は被加工層、3は感光性樹脂膜、8は被加工層の
下層に形成された凸部パターンである。
第3図aに示すように、基板1の上に、後に小
さなパターン間隔が描かれる位置に凸部パターン
8を形成しておく。しかる後に被加工層2を形成
し、その上に感光性樹脂膜3を例えば回転塗布法
により形成すると、下層に凸部パターン8を形成
しておいた部分の感光性樹脂膜3の膜厚は、同図
bに示すように他の部分に比べてかなり薄くな
る。その後、従来法と同様な露光工程および現像
工程を経ると同図cのようになる。図cからわか
るように、大きなパターン間隔4における現像完
了とほぼ同時に小さなパターン間隔5において現
像を完了することができる。第4図は第3図cの
平面図であり、従来法でみられた現像残は生じな
い。このパターンを形成した感光性樹脂膜3をマ
スクとして被加工層2をエツチングした後、感光
性樹脂膜3を除去した時のパターンの断面図の例
を第3図dに示す。
〔発明の効果〕
以上のように、この発明によれば小さなパター
ン間隔が転写される部分に予め凸部パターンを形
成しておいたので各種の大きさのものが混在する
パターンの形成も確実に行なうことができる。
【図面の簡単な説明】
第1図は従来のパターン形成方法の一例を説明
するための各段階における状態を示す断面側面
図、第2図は第1図bの段階での平面図、第3図
はこの発明の一実施例によるパターン形成方法を
説明するための各段階における状態を示す断面側
面図、第4図は第3図cの段階での平面図であ
る。 図において、1は基板、2は被加工層、3は感
光性樹脂膜、4は大きいパターン間隔、5は微小
パターン間隔、8は凸部パターンである。なお、
図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に形成された被加工層に微小間隔を含
    む複数種の間隔を有するパターンを形成するに際
    して、上記被加工層の上記微小間隔を形成すべき
    部位の上記基板上に凸部パターンを形成し、この
    凸部パターンの上を含めて上記基板上に上記被加
    工層を形成し、この被加工層上に形成された感光
    性樹脂膜を用いた写真食刻法によつて上記被加工
    層に上記所望のパターンを形成することを特徴と
    するパターンの形成方法。
JP10815583A 1983-06-14 1983-06-14 パタ−ンの形成方法 Granted JPS59231535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10815583A JPS59231535A (ja) 1983-06-14 1983-06-14 パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10815583A JPS59231535A (ja) 1983-06-14 1983-06-14 パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS59231535A JPS59231535A (ja) 1984-12-26
JPH0318178B2 true JPH0318178B2 (ja) 1991-03-11

Family

ID=14477340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10815583A Granted JPS59231535A (ja) 1983-06-14 1983-06-14 パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59231535A (ja)

Also Published As

Publication number Publication date
JPS59231535A (ja) 1984-12-26

Similar Documents

Publication Publication Date Title
JPH04115515A (ja) パターン形成方法
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
US7314834B2 (en) Semiconductor device fabrication method
JPH0318178B2 (ja)
US5576124A (en) Phase shift mask and method for fabricating the same
JPS61113062A (ja) フオトマスク
JPH0548928B2 (ja)
KR100687852B1 (ko) 반도체 소자의 제조 방법
JP2570709B2 (ja) エツチング方法
JPS61184831A (ja) 半導体装置の製造方法
JP2903594B2 (ja) 半導体装置の製造方法
JPS5950053B2 (ja) 写真蝕刻方法
JPH01302841A (ja) 半導体装置の配線形成方法
JPS6312131A (ja) 半導体装置の製造方法
JPS6216536B2 (ja)
JP2811724B2 (ja) エッチング方法
JPS6359540B2 (ja)
JPS62277746A (ja) 半導体装置の製造方法
JPH05347244A (ja) レジストパターン形成方法
JPH0461314A (ja) 半導体ウエハのパターン形成方法
JPH03127827A (ja) 半導体装置の製造法
JPS59135731A (ja) 半導体装置の製造方法
JPH0294623A (ja) 半導体装置の製造方法
JPS61107747A (ja) 半導体装置の製造方法
JPS6328338B2 (ja)