JPH0461314A - 半導体ウエハのパターン形成方法 - Google Patents
半導体ウエハのパターン形成方法Info
- Publication number
- JPH0461314A JPH0461314A JP2173553A JP17355390A JPH0461314A JP H0461314 A JPH0461314 A JP H0461314A JP 2173553 A JP2173553 A JP 2173553A JP 17355390 A JP17355390 A JP 17355390A JP H0461314 A JPH0461314 A JP H0461314A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- dicing lines
- wafer
- base film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体ウェハ（以下ウェハという）のパタ
ーン形成方法に関するもので、この種のものＦｉ５例え
ば電子材料の製造の分野で利用され。
ーン形成方法に関するもので、この種のものＦｉ５例え
ば電子材料の製造の分野で利用され。
ウェハの回路パターンの形成等に用いられる。
Ｗｃ６図は従来のウェハのパターン形成方法を示すウェ
ハの上面図である。図に示すようにウェハ（１）の内部
にダイシングライン（４）及び回路パターン（５）を同
時に形成する。
ハの上面図である。図に示すようにウェハ（１）の内部
にダイシングライン（４）及び回路パターン（５）を同
時に形成する。
従来のウェハのパターン形成方法は１以上のように行わ
れているので、ダイシングラインと回路パターンを同時
に形成するため、第６図に示すように、下地膜に残留ス
トレスが残っている場合。
れているので、ダイシングラインと回路パターンを同時
に形成するため、第６図に示すように、下地膜に残留ス
トレスが残っている場合。
感光性レジスト（以下レジストという）のパターンに影
響をおよぼし、レジストのパターンが寸法変動し、安定
性、信頼性に欠ける等の問題点があった。
響をおよぼし、レジストのパターンが寸法変動し、安定
性、信頼性に欠ける等の問題点があった。
この発明は上記のような問題点を解決するためなされた
もので、下地膜のストレスを低減することによって信頼
性の高いウェハのパターン形成方法を得ることを目的と
する。
もので、下地膜のストレスを低減することによって信頼
性の高いウェハのパターン形成方法を得ることを目的と
する。
この発明は、レジストを付したウェハに露光。
現像を行うパターン形成方法において、ダイシングライ
ンのみを露光現像し、エツチングを行う第１の工程と、
上記第１の工程後、レジストを除去し、再びレジストを
付し、回路パターンをｍ党。
ンのみを露光現像し、エツチングを行う第１の工程と、
上記第１の工程後、レジストを除去し、再びレジストを
付し、回路パターンをｍ党。
現偉するＮ２の工程を含む方法によりウエノ１のパター
ン形成を行う。
ン形成を行う。
この発明によるウェハのパターン形成方法は、下地膜の
ストレスを低減することができ、従って仕上がりの寸法
変動を抑えることができる。
ストレスを低減することができ、従って仕上がりの寸法
変動を抑えることができる。
以下、この発明の一実施例を図釦ついて説明する。第１
図かいし第４図はウェハのパターン形成方法の工程に従
って示す図で、第１図は、処理を行う前のウェハの斜視
図、第２図は第１図のウェハに写真製版を行い、ダイシ
ングラインのみのエツチングを行り光状態を示すウェハ
の斜視図％第３図は第２図の状態からレジストを取り除
いた状態のＷｃ２図のム−Ａにおける断面図、第４図は
第３図の状態からレジストを付し１回路パターンをパタ
ーニングしたときの第２図の八・ムにおける断面図であ
る。図において、（１）はウエノ・％（２）はレジス）
、（Ｎ１は下地膜、（４）はダイシングラインである０ 次に動作について説明する。ウエノ（１）は第２図に示
すごとくダイシングライン（４）のみをノ（ターニング
し、レジストを除去する。その結果、ストレスのある下
地膜（３）をダイシングライン（４）Ｋよって第３図に
示すごとく小さく分割することにより、下地膜（３）の
ストレスを分散させることができる。
図かいし第４図はウェハのパターン形成方法の工程に従
って示す図で、第１図は、処理を行う前のウェハの斜視
図、第２図は第１図のウェハに写真製版を行い、ダイシ
ングラインのみのエツチングを行り光状態を示すウェハ
の斜視図％第３図は第２図の状態からレジストを取り除
いた状態のＷｃ２図のム−Ａにおける断面図、第４図は
第３図の状態からレジストを付し１回路パターンをパタ
ーニングしたときの第２図の八・ムにおける断面図であ
る。図において、（１）はウエノ・％（２）はレジス）
、（Ｎ１は下地膜、（４）はダイシングラインである０ 次に動作について説明する。ウエノ（１）は第２図に示
すごとくダイシングライン（４）のみをノ（ターニング
し、レジストを除去する。その結果、ストレスのある下
地膜（３）をダイシングライン（４）Ｋよって第３図に
示すごとく小さく分割することにより、下地膜（３）の
ストレスを分散させることができる。
次に第４図に示すごとく第２のレジスト（２）を付し。
回路パターンのパターニングを行う。下地膜（３）のス
トレスが大きいとレジストがはがれやすくなり。
トレスが大きいとレジストがはがれやすくなり。
横方向に広がりやすい。ダイシングライン（４）を最初
に形成することで横方向のエツチングを抑えることがで
きる。
に形成することで横方向のエツチングを抑えることがで
きる。
以上のように、この発明によれば、ウエノ・の回路パタ
ーンのパターニングに先立ってダイシング２インのみの
パターニングを行うことにより下地膜のストレスを低減
することができるので、レジストのはがれを抑制し、安
定かつ潜頼性の高いウェハのパターンを形成できる効果
がある０
ーンのパターニングに先立ってダイシング２インのみの
パターニングを行うことにより下地膜のストレスを低減
することができるので、レジストのはがれを抑制し、安
定かつ潜頼性の高いウェハのパターンを形成できる効果
がある０
第１図ないし第４図はこの発明の一実施例による半導体
ウェハのパターン形成方法の工程に従って示す図で、Ｎ
１図は処理を行う前のウエノ・の斜視図、 第２図はダ
イシングラインのみのエツチングを行った状態のウェハ
の斜視図、第３図は第２図の状態からレジストを取り除
いた状態の第２図のＡ・ムにおける断面図、第４図は回
路パターンをパターニングした状態の第２図のム８Ａに
おける断面図％第５図は従来のウェハのパターン形成方
法を示すウェハの上面図である。 図において、（１）はウェハ、（２）はレジスト％（３
）は下地膜、（４）はダイシングラインである。 なお、図中、同一符号は同一、又は相当部分を示す。
ウェハのパターン形成方法の工程に従って示す図で、Ｎ
１図は処理を行う前のウエノ・の斜視図、 第２図はダ
イシングラインのみのエツチングを行った状態のウェハ
の斜視図、第３図は第２図の状態からレジストを取り除
いた状態の第２図のＡ・ムにおける断面図、第４図は回
路パターンをパターニングした状態の第２図のム８Ａに
おける断面図％第５図は従来のウェハのパターン形成方
法を示すウェハの上面図である。 図において、（１）はウェハ、（２）はレジスト％（３
）は下地膜、（４）はダイシングラインである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 パターンを形成すべき半導体ウェハの全面に感光性レジ
ストを付し、上記感光性レジストを付した半導体ウェハ
に露光、現像を行うパターン形成方法において、ダイシ
ングラインのみを露光、現像し、エッチングを行う第１
の工程と、上記第１の工程後、感光性レジストを除去し
、再び感光性レジストを付し、回路パターンを露光、現
像する。 第２の工程を含む半導体ウェハのパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173553A JPH0461314A (ja) | 1990-06-29 | 1990-06-29 | 半導体ウエハのパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173553A JPH0461314A (ja) | 1990-06-29 | 1990-06-29 | 半導体ウエハのパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461314A true JPH0461314A (ja) | 1992-02-27 |
Family
ID=15962677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173553A Pending JPH0461314A (ja) | 1990-06-29 | 1990-06-29 | 半導体ウエハのパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170304A (ja) * | 1993-12-14 | 1995-07-04 | Chikyu Kagaku Sogo Kenkyusho:Kk | 地質構造調査装置 |
-
1990
- 1990-06-29 JP JP2173553A patent/JPH0461314A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170304A (ja) * | 1993-12-14 | 1995-07-04 | Chikyu Kagaku Sogo Kenkyusho:Kk | 地質構造調査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| TWI334163B (en) | Method of pattern transfer | |
| KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
| JP2001203139A5 (ja) | ||
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JPH0461314A (ja) | 半導体ウエハのパターン形成方法 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JPS54105476A (en) | Manufacture of semiconductor device | |
| JP2570709B2 (ja) | エツチング方法 | |
| KR20060078475A (ko) | 포토마스크 공정 방법 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPH0471331B2 (ja) | ||
| KR940016689A (ko) | 반도체 소자의 금속배선 평탄화 방법 | |
| KR950015577A (ko) | 반도체소자의 제조방법 | |
| JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
| JPS6328338B2 (ja) | ||
| JPH0318178B2 (ja) | ||
| JPS6351639A (ja) | 微細パタ−ンの形成方法 | |
| KR980010603A (ko) | 포토마스크 제조방법 | |
| JPH0582487A (ja) | エツチングマスクの形成方法 | |
| KR20040060418A (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
| JPH03266437A (ja) | 半導体装置の製造方法 | |
| JPS59144131A (ja) | 半導体基板の多段メサ台の形成方法 |