JPH03181868A - ピーク検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〉 本発明はピーク検出器に関し、さらに詳しくは、信号の
正の最大ピーク・レベルを検出する回路に関する。

（従来技術および発明が解決しようとする課題〉ピーク
検出器は、通常信号の正の最大ピーク・レベルを追跡す
るために使用する。したがって、ピーク検出器の所望の
出力は、−膜内にこの検出器の入力信号の正の最大ピー
ク電圧レベルを表わす。しかし、全てではないにしても
大部分の従来技術によるピーク検出器は、入力信号の負
の最大ピーク電圧レベルを検出するように設計され、こ
れによってピーク検出器に正の最大ピーク電圧レベルを
検出させるためには反転器を必要とすることになり、反
転器を使用することによつ、てざらにオフセット・エラ
ーを生じる。

ピーク検出器の基本的な理論は、入力信号が新しいピー
ク電圧レベルに達したかどうか決定するために、入力電
圧レベルを出力電圧レベルと比較することである。もし
本当に入力信号が新しいピーク電圧レベルに達したなら
ば、出力信号の電圧レベルがピーク入力信号と同じ電圧
に達するまで出力信号の電圧レベルを増加させる方法で
、ピーク検出器は応答する。大部分のピーク検出器が使
用する共通の方゛法は、コンデンサを充電することであ
るが、この場合、コンデンサの両端の電圧か入力信号の
ピーク電圧レベルを表し、その結果、入力電圧が出力電
圧より低下する場合、このコンデンサがピーク検出器の
出力でピーク入力電圧レベルを維持する。

ピーク検出器は、立上り時間（ａｔｔａｃｋ　ｔｉｍｅ
）および電力消費の点で評価が決まる。立上り時間は、
入力信号で発生する新しいピーク電圧レベルに対応して
検出器の出力電圧レベルを調節するために、ピーク検出
器が必要とする有限の時間として定義される。立上り時
間は、２つの要因、すなわち、スイッチング・トランジ
スタが入力電圧レベルを出力電圧レベルと比較する場合
、このスイッチング・トランジスタが飽和するのを防止
する能力、およびピーク検出器のコンデンサを充電する
速度、によって決まる。全てではないが大部分のピーク
検出器は、このスイッチング・トランジスタが飽和鎮域
に入り、これによってピーク検出器が新しいピーク電圧
レベルに応答するのに必要な時間を増加することを防止
することができないが、その理由は、飽和したトランジ
スタを活性化するには有限の時間が必要になるためであ
る。

ピーク検出器のコンデンサの充電速度は、入力信号が急
速に変化する場合には特に重要である。

ピーク入力レベルが消える時点迄に、または真のピーク
・レベルが認識されなくなる時点迄に、コンデンサは、
入力信号レベルの最高のピーク電圧に充電されなければ
ならない。ざらに、コンデンサの充電時間は、以下の等
式によってこのコンデンサを流れる電流と関連する。

ｔｃｕ＝　（Ｖ、ｘＣ）／Ｉ　　　　　　（’Ｉ　）こ
こで、ｔｃＵはコンデンサＣの充電時間、■、は出力で
１％られると期待されるピーク電圧、１はコンデンサＣ
を流れる電流である。

したがって、充電時間（ｔｃＵ）を速くするためには電
流（１）が大きくなければならず、このためこのピーク
検出器の電力消費は増加する。全てではないが大部分の
ピーク検出器は、単純に消費電力を増加させることによ
って必要な充電時間を満足させているが、もし電力消費
が重要である場合、これを補償することによって立上り
時間を増加ざじる結果は避けられない。

従って、必要とされるのは、電力消費を最小にすると同
時に立上り時間の速い、入力信号の正のピーク電圧レベ
ルを検出するピーク検出器である。

したがって、本発明の目的は、入力信号の正のピーク電
圧レベルを検出するピーク検出器回路を提供することで
ある。

本発明の他の目的は、このピーク検出器回路の立上り時
間を減少させると同時に電力消費を最小にすることであ
る。

本発明のさらに他の目的は、反転器の必要をなくすこと
によって正のピーク電圧レベル検出器の不正確さとオフ
セットを最小にすることである。

（課題を解決するための手段） 本発明の上述の目的および他の目的を実行する場合、入
力に加えた入力信号の正の最大ピーク電圧レベルを表わ
す出力信号が出力に導出される回路が提供され、該回路
は入力信号の電圧レベルを出力信号の電圧レベルと比較
し、入力信号の電圧レベルが出力信号の電圧レベルを超
える場合、常に出力に出力電流を与える比較器回路、比
較器回路の出力電流に応答し、この出力電流を増幅して
入力信号の正の最大ピーク電圧レベルと実質的に等しい
電圧迄容量回路を充電する増幅回路、該コンデンサ回路
の両端の電圧を出力に変換するバッファ回路であって、
加えた入力信号が出力信号より低い場合、常に該比較器
回路の出力を出力信号の埴と実質的に等しい値にクラン
プする回路を更に有する前記バッファ回路によって構成
される。

（実施例） 図面は比較器回路によって構成される本発明の好適な実
施例の回路図を示し、この比較器回路は差動接続された
一対のトランジスタ１０．１２を有し、これらのトラン
ジスタは、独立した定電流源１３を介しグランドレベル
に接地されるエミッタおよび入力端子１４と出力端子１
６に結合されたベースをそれぞれ有する。トランジスタ
１０のコレクタは動作電位ＣＣに結合され、一方トラン
ジスタ１２のコレクタは独立した定電流源１７を介して
動作電位■ＣＣに結合され、この定電流源１７は独立し
た定電流源１３が供給する電流に対し正確に２分の１の
電流を供給するように選択され、これによってオフセッ
ト・エラーを最小にする。

トランジスタ２２によって電流増幅を行ない、このトラ
ンジスタ２２は動作電位ｖＣＣに結合されたコレクタ、
比較器回路のトランジスタ１２のコレクタに結合された
ベースおよびコンデンサ２４によって構成される容量手
段を介してグランド・レベルに結合されたエミッタを有
する。

本発明は、差動接続された一対のトランジスタ２６．２
８によって構成されるバッファ回路によってざらに構成
され、これらのトランジスタは、独立した定電流源３０
を介してグランド・レベルに結合されたエミッタおよび
増幅回路のトランジスタ２２のエミッタと出力端子１６
に結合されたベースをそれぞれ有する。トランジスタ２
６のコレクタは動作電位■ＣＣに結合され、一方トラン
ジスタ２８のコレクタは独立した定電流源３２を介して
動作電位ＶＣＣに結合されると共にトランジスタ３４の
ベースに結合され、このトランジスタは動作電位ＶＣＣ
に結合されたコレクタを有する。前述のように、独立し
た定電流源３２は独立した定電流源３０が供給する電流
に対し正確に２分の１の電流を供給するように選択され
、これによって全てのオフセット・エラーを最小にする
。

さらに、トランジスタ３４のエミッタは、ダイオード２
０を介して出力端子１６に結合されると共にダイオード
１８を介して比較器回路のトランジスタ１２のコレクタ
に結合される。ダイオード１８．２０は、ベースとコレ
クタを互いに短絡したトランジスタによって同様に形成
することができる。最後に、出力端子１６は独立した定
電流源３６を介してグランド・レベルに結合される。

いピークが存在することを表わし、本発明は入力信号の
正のピーク電圧レベルを表わす出力信号を発生するため
に機能する。動作上、独立した定電流源１３の全電流Ｉ
工はトランジスタ１０を介して流れ、一方トランジスタ
１２はオフされている。

トランジスタ１２はオフなので、独立した定電流源１７
の全電流Ｉ　１−　／　２はトランジスタ２２のベース
に流れ込み、これによってトランジスタ２２の電流増幅
率βをＩＴ／２に乗じた電流でコンデンサ２４を充電す
る。これによって、定電流源１３．１７の両方を非常に
小さくし、しかもコンデンサ２４を充電するのに十分な
電流を供給することが可能になる。したがって、本発明
の充電時間を他のピーク検出器の充電時間と比較すると
、本発明は同じ充電時間をはるかに少ない電力で実現し
、これによって評価に値する電力消費量を保つ。

さらに、入力信号の正の最大電圧レベルを直接検出する
ように設計されているので、本発明は反転器を必要とせ
ず、これによってこの反転器に起因する全てのオフセッ
ト・エラーを除去する。

トランジスタ２６．２８によって構成される差動増幅器
対は、コンデンサ２４の両端の電圧を出力端子１６に与
える電圧へ変換するバッファ回路として機能し、ここで
コンデンサ２４の両端の電圧は入力端子１４での正のピ
ーク電圧レベルを示す。

ｖＩＮく９００丁の場合、入力端子１４に新しいピーク
が存在しないことを表わし、な発明はトランジスタ２６
のベース電圧をトランジスタ２８のベース電圧と等しく
保持するパフ７回路を介して出力端子１６にコンデンサ
２４の両端の電圧を保持するように機能すると共にトラ
ンジスタ１２の飽和を防止するように機能する。動作上
、独立した定電流源１３の全電流■Ｔはトランジスタ１
２を介して流れ、一方１−ランジスタ１０はオフされて
いる。必要な電流１．／２は独立した定電流源１７から
１ｑられるが、もし残りのＩＴ／２が他の定電流源から
供給されなければ、トランジスタ１２は飽和する。しか
し、ダイオード１８．２０によって構成されるクランプ
手段は別の電流ＩＴ／２を供給する方法を提供し、トラ
ンジスタ１２が常に飽和することを防止する。この必要
な電流ＩＴ／２はトランジスタ３４のエミッタから供給
され、ダイオード１８を介してトランジスタ１２のコレ
クタに流れ込む。ざらに、ダイオード１８゜２０はトラ
ンジスタ１２のコレクタ電圧をトランジスタ１２のベー
ス電圧より低下するのを防止するクランプを形成するの
で、トランジスタ１２は決して飽和状態にならない。こ
のことは容易に分かるが、それは、トランジスタ３４の
エミッタ電圧が常に出力端子１６の電圧よりダイオード
１個分高い電圧になり、一方、トランジスタ１２とダイ
オード１８がオンであれば、トランジスタ１２のコレク
タ電圧はトランジスタ３４のエミッタ電圧よりもダイオ
ード１個分低い電圧になるからである。言い換えれば、
トランジスタ１２のコレクタ電圧はトランジスタ１２の
ベース電圧の最大値まで増加し、これによってトランジ
スタ１２の飽和を防止する。したがって、トランジスタ
１２は決して飽和しないので、ｖＩＮｆｆｉＶｏＵＴよ
り大きくなって入力信号の新しいピークを表わすと、ト
ランジスタ１２は容易にスイッチし、速い立上り時間を
実現する。

（発明の効果） 本発明に従えば、入力信号の最も高い正のピーク電圧レ
ベルが認識されると同時に、最小の電力消費で速い立上
り時間を得ることのできるＶｒ規なピーク検出器回路が
提供される。

【図面の簡単な説明】

図面は、本発明の好適な実施例を示す回路図である。 １０．１２．２２，２６゜ ２８．３４・・・トランジスタ、 １４・・・入力端子、 １６・・・出力端子、 １３．１７，３０．３２．３６・ １８．２０・・・ダイオード、 ２４・・・コンデンサ。 ・定電流源、

Claims (1)

1. 【特許請求の範囲】 １、入力に印加した入力信号のうち最も高い正の電圧レ
   ベルを表わす出力信号を出力に導出する回路において、
   前記回路は： 入力に結合された第１入力と出力に加えたレベルに結合
   された第２入力とを有し、前記第１入力の電圧が前記第
   ２入力に現れる電圧を超る場合、出力に電流を供給する
   比較器手段； 前記比較器手段の前記出力に結合され、前記比較器手段
   の前記電流を増幅する増幅手段； 前記増幅手段に応答し、入力における最も高い正の電圧
   レベルに充電する容量手段； 前記容量手段に結合され、前記容量手段の両端に発生し
   た前記電圧を出力に変換するバッファ手段であって、印
   加した入力信号が出力信号より低い場合、前記比較器手
   段の前記出力を実質的に出力信号の値にクランプするク
   ランプ手段を有する前記バッファ手段； によって構成されることを特徴とする回路。 ２、入力端子に印加した入力信号のうち最も高い正の電
   圧レベルを表わす出力信号を出力端子に導出する回路に
   おいて、前記回路は： 第１電源電圧端子に結合されたコレクタ、入力端子に結
   合されたベースおよびエミッタを有する第１トランジス
   タ； コレクタ、出力端子に結合されたベースおよび前記第１
   トランジスタの前記エミッタに結合されたエミッタを有
   する第２トランジスタ； 前記第１電源電圧端子に結合されたコレクタ、前記第２
   トランジスタの前記コレクタに結合されたベースおよび
   エミッタを有する第３トランジスタ； 前記第１電源電圧端子に結合されたコレクタ、前記第３
   トランジスタの前記エミッタに結合されたベースおよび
   エミッタを有する第４トランジスタ； コレクタ、出力端子に結合されたベースおよび前記第４
   トランジスタの前記エミッタに結合されたエミッタを有
   する第５トランジスタ； 前記第１電源電圧端子に結合されたコレクタ、前記第５
   トランジスタの前記コレクタに結合されたベースおよび
   エミッタを有する第６トランジスタ； 前記第１および第２トランジスタの前記エミッタと第２
   電源電圧端子との間に結合された第１独立定電流源； 前記第１電源電圧端子と前記第２トランジスタの前記コ
   レクタとの間に結合され、前記第１独立定電流源の電流
   に対し正確に２分の１の電流を流す第２独立定電流源； 前記第３トランジスタの前記エミッタと前記第２電源電
   圧端子との間に結合され、入力端子に印加された最も高
   い正の電圧レベルに充電する容量手段； 前記第４および第５トランジスタの前記エミッタと前記
   第２電源電圧端子との間に結合された第３独立定電流源
   ； 前記第１電源電圧端子と前記第５トランジスタの前記コ
   レクタとの間に結合され、前記第３定電流源の電流に対
   し正確に２分の１の電流を流す第４独立定電流源；およ
   び 前記第２トランジスタの飽和を防止する第１および第２
   ダイオード手段であって、前記第１ダイオード手段は前
   記第６トランジスタの前記エミッタと出力端子との間に
   結合され、前記第２ダイオード手段は前記第６トランジ
   スタの前記エミッタと前記第２トランジスタの前記コレ
   クタとの間に結合される前記第１および第２ダイオード
   手段；によって構成されることを特徴とする回路。 ３、出力端子と前記第２電源電圧端子との間に結合され
   、バイアスを行う第５独立定電流源によってさらに構成
   されることを特徴とする請求項２記載の回路。