JPH03181990A

JPH03181990A - 表示用メモリの切換制御装置

Info

Publication number: JPH03181990A
Application number: JP32061989A
Authority: JP
Inventors: Hisashi Morita; 寿森田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-12-12
Filing date: 1989-12-12
Publication date: 1991-08-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、アクセス方式の異なる２種類の表示用メモ
リを選択的に切り換えて使用する表示用メモリの切換制
御装置に関する。

（従来の技術）周知のように、例えば文字放送を受信して得られた文字
データや、マイクロコンピュータを利用して作成された
文字または図形データ等の表示データを、カラーテレビ
ジョン受像機のブラウン管（陰極線管）のスクリーンに
画像表示させる画像表示システムが開発されている。

第４図及び第５図は、このような従来の画像表示システ
ムを示している。まず、第４図に示すものは、マイクロ
コンピュータ１１で作成された表示データを、ＩＣ（集
積回路）化された表示制御回路１２を介して一旦ＤＲＡ
Ｍ　（ダイナミック・ランダム・アクセス・メモリ）で
なる表示用メモリ１３に書き込み、再び表示用メモリ１
３から読み出し表示制御回路１２を介してブラウン管等
の表示装置１４に画像表示させている。

この場合、表示制御回路１２には、例えば取り扱い説明
等の固定表示データが記録されたＲＯＭ（リード・オン
リー・メモリ）１５と、マイクロコンピュータ１１の演
算処理に利用されるＲＡＭ（ランダム・アクセス・メモ
リ）１６とが接続されている。そして、表示制御回路１
２は、ＲＯＭ１５から読み出した固定表示データを表示
用メモリ１３に書き込み、再び表示用メモリ１３から読
み出して表示装置１４に画像表示させるようにしている
。

また、第５図に示すものは、マイクロコンピュータ１１
がＲＯＭ１１ａ及びＲＡＭＩ　１　ｂを内蔵しており、
このＲＯＭ１１ａに固定表示データが書き込まれている
場合を示している。

ところで、上記した従来の画像表示システムでは、固定
表示データのデータ量が多くなると、固定表示データを
ＲＯＭＩＩ、ｌｌａから表示用メモリ１３に転送するの
に多大な時間か必要となるため、すみやかな画像表示が
行なえなくなるという不都合が生じる。そこで、従来よ
り、固定表示データが記録されているＲＯＭ１．１　、
　１１．　ａをそのまま表示用メモリとして利用し、Ｒ
ＯＭ１１．。

１１ａから表示用メモリ１３への固定表示データの転送
動作を省き、画像表示動作の高速化を図ることが考えら
れている。

しかしながら、ＲＯＭＩＩ、ｌｌａを表示用メモリとし
て利用する場合、ＲＯＭＩＩ、ｌｌａと本来の表示用メ
モリ１３を構成するＤＲＡＭとは、アクセス方式が著し
く異なるため、ＲＯＭＩ　１゜１１ａと表示制御回路１
２とを接続するためのバスラインと、ＤＲＡＭと表示制
御回路１２とを接続するためのバスラインとを、それぞ
れ別系統で設置しなければならず、構成の複雑化を招く
とともに、ＩＣ化された表示制御回路１２のビン数が増
加し、経済的に不利になるという問題が生じる。

（発明が解決しようとする課題）以上のように、固定表示データが記録されているＲＯＭ
を表示用メモリとして利用するという従来の手段では、
ＲＯＭと本来の表示用メモリを構成するＤＲＡＭとで、
アクセス方式が著しく異なるため、それぞれに対して別
系統のバスラインを設置する必要があり、ＩＣ化された
表示制御回路のピン数が増加し、経済的に不利になると
いう問題を有している。

そこで、この発明は上記事情を考慮してなされたちので
、互いにアクセス方式の異なるＲＯＭとＤＲＡＭとをそ
れぞれ表示用メモリとして使用しでも、簡易な構成でＩ
Ｃ化された表示制御回路のビン数の増加を抑え、経済的
に有利にし得る極めて良好な表示用メモリの切換制御装
置を提供することを目的とする。

［発明の構成コ（課題を解決するための手段）この発明に係る表示用メモリの切換制御装置は、ＤＲＡ
Ｍ及び表示装置が接続され、人力された表示データをＤ
ＲＡＭに記録し、表示装置で表示するのに対応したデー
タに変換して、該表示袋置に読み出す表示制御手段を有
する表示システムを対象としている。そして、ＤＲＡＭ
と共通のバスライン上に接続され、予め定められた固定
表示データが記録されたＲＯＭと、このＲＯＭ及びＤＲ
ＡＭに供給するアドレスデータを生成する生成手段と、
この生成手段で生成されたＲＯＭ用アドレスデータとＤ
ＲＡＭ用アドレスデータとを選択的に共通のバスライン
に導出する選択手段とを備え、ＲＯＭに対するデータ読
み出しとＤＲＡＭに対するデータ書き込み及びデータ読
み出しとを時分割的に実行するように構成したものであ
る。

（作用）上記のような構成によれば、ＤＲＡＭとＲＯＭとを共通
のバスラインを介して表示制御手段に接続することがで
きるので、互いにアクセス方式の異なるＲＯＭとＤＲＡ
Ｍとをそれぞれ表示用メモリとして使用することができ
、しかも構成も簡易で表示制御手段をＩＣ化してもその
ピン数が増加することを抑えることができ、経済的に有
利となるものである。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第４図と同一部分には同
一記号を付して述べると、表示用メモリ１３と固定表示
データの記録されたＲＯＭＩ　５とを、共通のバスライ
ン１７を介して表示制御回路１２に接続し、表示用メモ
リ１３に対するデータの読み出し及び書き込み動作と、
ＲＯＭ１５からの固定表示データの読み出し動作とを時
分割的に行なわせるようにしたことが、従来と異なる部
分である。

第２図は、表示制御回路１２と表示用メモリ１３及びＲ
ＯＭＩ　５との接続状態の具体例を示している。すなわ
ち、表示制御回路１２内には、タイミング発生回路１８
が設けられている。このタイミング発生回路１８は、外
部接続された表示用メモリ１３及びＲＯＭＩ　５に対し
て、データの読み出しや書き込みを制御するための、Ｃ
ＡＳ。

ＷＲ，ＤＯＥ、ＲＡＳ／Ｃ８及びＯＥ等の各種制御信号
を発生している。

また、表示制御回路１２内には、アドレス発生回路１つ
が設けられている。このアドレス発生回路］９は、ＤＲ
ＡＭアドレスとＲＯＭアドレスとをそれぞれ発生するｍ
ｔｒｂを有している。そして、ＤＲＡＭアドレスのロウ
（Ｒｏ　ｗ　）アドレスとカラム（Ｃｏ　１　ｕｍｎ）
アドレスとは、セレクタ２０にそれぞれ供給されており
、タイミング発生回路１８から出力される選択信号ｓ１
に基づいて、選択的に導出されるようになっている。

一方、上記ＲＯＭアドレスＡ。〜１４は、アドレスＡＯ
〜７が上記セレクタ２ｏの出力とともにセレクタ２１に
供給され、アドレスＡ８〜１４が第１のアドレスバスラ
イン１７ａを介してＲＯＭＩ　５に供給されている。そ
して、セレクタ２１は、タイミング発生回路］８から出
力される選択信号ｓ２に基づいて、セレクタ２ｏの出力
とアドレスＡ。〜７とを選択的に導出し、第２のアドレ
スバスライン１７ｂを介して表示用メモリ１３及びＲＯ
Ｍ１５に供給するものである。

ここで、上記ＲＯＭ１５に対するデータ読み出し１表示
用メモリー３に対するデータ書き込み及び読み出しが時
分割的に順次行なわれることになる。まず、第３図に示
すように、ＲＯＭサイクルつまりＲＯＭＩ　５からのデ
ータ読み出しサイクルでは、タイミング発生回路１８の
選択信号ｓ２がＨレベルとなり、セレクタ２１がＲＯＭ
アドアドレス発生回路択する。このため、ＲＯＭＩ　５
には、全ＲＯＭアドレスＡ。〜、４が供給される。また
、こノトキ、ＲＡＳ／Ｃ８信号がＬレベルになることか
らＲＯＭ１５が選択され、ＯＥ信号がＬレベルになるこ
とからＲＯＭＩ　５がデータの読み出し許可状態となる
。

このため、ＲＯＭ１５からはデータが読み出され、この
リードデータＤ。〜７は、表示用メモリ１３と共通のデ
ータバスライン１７ｃを通り、表示制御回路１２内の入
力バッファ２２を介して、表示インターフェース２３に
供給され、表示装置１４で画像表示される。また、ＲＯ
Ｍ１５から読み出したリードデータＤ。〜７をマイクロ
コンピュータ１１に供給する場合には、人力バッファ２
２から出力されたリードデータＤ。〜７をマイクロコン
ピュータインターフェース２４を介して、マイクロコン
ピュータ１１に導出するようにしている。

次に、表示用メモリに対してデータの書き込み及び読み
出しを行なうＤＲＡＭサイクルのうち、表示用メモリ１
３にデータを書き込む書き込みサイクルでは、まず、タ
イミング発生回路１８の選択信号Ｓ２がＬレベルとなり
、セレクタ２１がＤＲＡＭアドレスを選択する。この状
態で、タイミング発生回路１８の選択信号ＳｌがＬレベ
ルとなり、セレクタ２０がロウアドレスを選択した状態
で、表示用メモリ１３がＲＡＳ／Ｃ３信号の立ち下がり
でロウアドレスをフェッチする。その後、タイミング発
生回路１８の選択信号Ｓ２がＨレベルとなり、セレクタ
２０がカラムアドレスを選択した状態で、表示用メモリ
１３がＣＡＳ信号の立ち下がりでカラムアドレスをフェ
ッチし、ここに表示用メモリ１３の書き込みアドレスが
決定される。

一方、ＷＲ信号がＬレベルになることにより、０表示用メモリ１３は書き込みモードに設定される。

このため、マイクロコンピュータ１１から送出される書
き込み用のライトデータＤ。〜７が、マイクロコンピュ
ータインターフェース２４．出力バッファ２５及びデー
タバスライン１７ｃを介して表示用メモリ１３に書き込
まれることになる。また、文字放送受信装置の外部機器
から得られたデータは、取り込みインターフェース２６
を介して出力バッファ２５に供給され、表示用メモリ１
３に書き込まれる。

次に、ＤＲＡＭサイクルのうち、表示用メモリ１３から
データを読み出す読み出しサイクルでは、まず、書き込
みサイクルと同様にしてロウアドレス及びカラムアドレ
スが表示用メモリ１３にフェッチされる。また、このと
き、ＷＲ倍信号Ｈレベルになることから表示用メモリ１
３が読み出しモードとなり、ＤＯＥ信号がＬレベルにな
ることから表示用メモリ１３がデータの読み出し許可状
態となる。

このため、表示用メモリ１３からはデータが読１み出され、このリードデータＤ。〜７は、データバスラ
イン１７ｃを通り、入力バッファ２２を介して表示イン
ターフェース２３に供給され、表示装置１４で画像表示
される。また、表示用メモリ１３から読み出したリード
データＤ。〜７をマイクロコンピュータ１１に供給する
場合には、人力バッファ２２から出力されたリードデー
タＤ。〜７をマイクロコンピュータインターフェース２
４を介して、マイクロコンピュータ１１に導出するよう
にしている。

したがって、上記実施例のような構成によれば、ＤＲＡ
Ｍでなる表示用メモリ１３とＲＯＭ１５とを共通のバス
ライン１７を介して表示制御回路１２に接続することが
できるので、互いにアクセス方式の異なるＲＯＭとＤＲ
ＡＭとをそれぞれ表示用メモリとして使用することがで
き、しかも構成も簡易でＩＣ化された表示制御回路１２
のビン数が増加することを抑えることができる。

なお、この発明は上記実施例に限定されるものではなく
、この他その要旨を逸脱しない範囲で種２々変形して実施することができる。

［発明の効果コ以上詳述したようにこの発明によれば、互いにアクセス
方式の異なるＲＯＭとＤＲＡＭとをそれぞれ表示用メモ
リとして使用しても、簡易な構成でＩＣ化された表示制
御回路のピン数の増加を抑え、経済的に有利にし得る極
めて良好な表示用メモリの切換制御装置を提供すること
ができる。

【図面の簡単な説明】

第１図はこの発明に係る表示用メモリの切換制御装置の
一実施例を示すブロック構成図、第２図は同実施例の要
部の具体例を示すブロック構成図、第３図は同実施例の
動作を説明するためのタイミング図、第４図及び第５図
はそれぞれ従来の画像表示システムを示すブロック構成
図である。１１・・・マイクロコンピュータ、１２・・・表示制御
回路、１３・・・表示用メモリ、１４・・・表示装置、
１５・・・ＲＯＭ、１６・・・ＲＡＭ、１７・・・バス
ライン、１８・・・タイミング発生回路、１９・・・ア
ドレス発生回路、２０．２１・・・セレクタ、２２・・
・人力バッフ３ァ、２３・・・表示インターフェース、２４・・・マイ
クロコンピュータインターフェース、２５・・・出力バ
ッファ、２６・・・取り込みインターフェース。

Claims

【特許請求の範囲】

ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ
）及び表示装置が接続され、入力された表示データを前
記ＤＲＡＭに記録し、前記表示装置で表示するのに対応
したデータに変換して、該表示装置に読み出す表示制御
手段を有する表示システムにおいて、前記ＤＲＡＭと共
通のバスライン上に接続され、予め定められた固定表示
データが記録されたＲＯＭ（リード・オンリー・メモリ
）と、このＲＯＭ及び前記ＤＲＡＭに供給するアドレス
データを生成する生成手段と、この生成手段で生成され
たＲＯＭ用アドレスデータとＤＲＡＭ用アドレスデータ
とを選択的に前記共通のバスラインに導出する選択手段
とを具備し、前記ＲＯＭに対するデータ読み出しと前記
ＤＲＡＭに対するデータ書き込み及びデータ読み出しと
を時分割的に実行するように構成してなることを特徴と
する表示用メモリの切換制御装置。