JPH0318219B2 - - Google Patents
Info
- Publication number
- JPH0318219B2 JPH0318219B2 JP59221507A JP22150784A JPH0318219B2 JP H0318219 B2 JPH0318219 B2 JP H0318219B2 JP 59221507 A JP59221507 A JP 59221507A JP 22150784 A JP22150784 A JP 22150784A JP H0318219 B2 JPH0318219 B2 JP H0318219B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- information
- register
- section
- interface section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電算機システム内の上位／下位装置
のインタフエース部を夫々所有する中間装置がイ
ンタフエース接続を切り離して装置独立に診断で
きるスタンドアロン診断の中のラツプ・アラウン
ドテスト（上位インタフエース部と下位インタフ
エース部同士を接続して下位装置へ送出すべき信
号を上位インタフエース部に戻してドライバ／レ
シーバ回路を含めたインタフエースが正常に動作
するか、または上記装置に送出すべき信号を下位
インタフエース部に戻してのテスト）において、
上位／下位のインタフエース信号の本数、信号レ
ベルが異なるような中間装置の診断方式に関す
る。
のインタフエース部を夫々所有する中間装置がイ
ンタフエース接続を切り離して装置独立に診断で
きるスタンドアロン診断の中のラツプ・アラウン
ドテスト（上位インタフエース部と下位インタフ
エース部同士を接続して下位装置へ送出すべき信
号を上位インタフエース部に戻してドライバ／レ
シーバ回路を含めたインタフエースが正常に動作
するか、または上記装置に送出すべき信号を下位
インタフエース部に戻してのテスト）において、
上位／下位のインタフエース信号の本数、信号レ
ベルが異なるような中間装置の診断方式に関す
る。
電算機システムは第３図に示すようにCPUに
入出力のチヤネルCHが何個か付属していて、こ
のチヤネルCHに幾つかの入出力装置Ｉ／０が接
続される。例えば何個かのDISK、MT等が制御
装置１を介してCHに接続される。
入出力のチヤネルCHが何個か付属していて、こ
のチヤネルCHに幾つかの入出力装置Ｉ／０が接
続される。例えば何個かのDISK、MT等が制御
装置１を介してCHに接続される。
第４図は上記制御装置を示し、該制御装置のス
タンドアロン診断（独立してテストする）の場
合、電算機システムの上位／下位装置に接続して
いるケーブルを外し（コネクタ２は上位装置との
接続、コネクタ３は下位装置との接続）、上位イ
ンタフエース部のコネクタ２と下位インタフエー
ス部のコネクタ３同士をケーブル４で結び、下位
装置に行く信号を上位インタフエース部のコネク
タ２に戻し恰も上位信号のように見せて動作さ
せ、ドライバ／レシーバ回路を含めたインタフエ
ース回路部５が正常に動作するか否かをテストす
る、または上位装置に送出すべき信号を下位イン
タフエース部に戻してテストをする所謂ラツプ・
アラウンドテストが行われる。
タンドアロン診断（独立してテストする）の場
合、電算機システムの上位／下位装置に接続して
いるケーブルを外し（コネクタ２は上位装置との
接続、コネクタ３は下位装置との接続）、上位イ
ンタフエース部のコネクタ２と下位インタフエー
ス部のコネクタ３同士をケーブル４で結び、下位
装置に行く信号を上位インタフエース部のコネク
タ２に戻し恰も上位信号のように見せて動作さ
せ、ドライバ／レシーバ回路を含めたインタフエ
ース回路部５が正常に動作するか否かをテストす
る、または上位装置に送出すべき信号を下位イン
タフエース部に戻してテストをする所謂ラツプ・
アラウンドテストが行われる。
このラツプ・アラウンドテストは上位／下位の
インタフエース信号の本数、レベルが同じ場合に
行えるが、然し最近の制御装置の中には上位／下
位のインタフエース信号の本数、或いはレベルが
異なるものが多くなつている。
インタフエース信号の本数、レベルが同じ場合に
行えるが、然し最近の制御装置の中には上位／下
位のインタフエース信号の本数、或いはレベルが
異なるものが多くなつている。
上記上位／下位のインタフエース信号の本数が
違う制御装置をラツプ・アラウンドテストする
為、上位／下位装置に接続しているケーブルを外
し第５図のようにケーブル４で上位インタフエー
ス部のコネクタ２と下位インタフエース部のコネ
クタ３をコネクタ同士で結んだ時、本数不足によ
り例えば下位装置に行く信号が上位インタフエー
ス部に入力されない為、ドライバ／レシーバ回路
を含めたインタフエース回路部５が動作せず、ラ
ツプ・アラウンドテストが行えない。
違う制御装置をラツプ・アラウンドテストする
為、上位／下位装置に接続しているケーブルを外
し第５図のようにケーブル４で上位インタフエー
ス部のコネクタ２と下位インタフエース部のコネ
クタ３をコネクタ同士で結んだ時、本数不足によ
り例えば下位装置に行く信号が上位インタフエー
ス部に入力されない為、ドライバ／レシーバ回路
を含めたインタフエース回路部５が動作せず、ラ
ツプ・アラウンドテストが行えない。
従つて、そのような場合でもラツプ・アラウン
ドテストが行えるような診断方式が望まれてい
る。
ドテストが行えるような診断方式が望まれてい
る。
第６図は従来中間装置（制御装置）のスタンド
アロン診断のラツプ・アラウンドテストを説明す
る図である。
アロン診断のラツプ・アラウンドテストを説明す
る図である。
図において、制御装置は上位側コネクタ２と下
位側コネクタ３が夫々２個あり、そのコネクタ
２，３に接続してDV／RV８，９を有する上位
インタフエース部６と下位インタフエース部７が
ある。両インタフエース部６，７に接続したレジ
スタ１０，１１と該レジスタ１０，１１をバンド
リングするマイクロプロセツサ１２とデイスク等
の下位装置のリード／ライトデータを転送するた
めのデータ転送部１３があり、マイクロプロセツ
サ１２により上位／下位のインタフエース信号の
制御が行われる。
位側コネクタ３が夫々２個あり、そのコネクタ
２，３に接続してDV／RV８，９を有する上位
インタフエース部６と下位インタフエース部７が
ある。両インタフエース部６，７に接続したレジ
スタ１０，１１と該レジスタ１０，１１をバンド
リングするマイクロプロセツサ１２とデイスク等
の下位装置のリード／ライトデータを転送するた
めのデータ転送部１３があり、マイクロプロセツ
サ１２により上位／下位のインタフエース信号の
制御が行われる。
上記制御装置は下位のインタフエース信号の本
数、レベルが同じであるので、ラツプ・アラウン
ドテストの場合、第４図に示すように上位／下位
装置に接続しているケーブルを外し（コネクタ２
は上位装置との接続、コネクタ３は下位装置との
接続）、上位インタフエース部６のコネクタ２と
下位インタフエース部７のコネクタ３同士をケー
ブル４で結び、下位装置に行く信号を上位インタ
フエース部のコネクタ２に戻し恰も上位信号のよ
うに見せて動作させる。この時、ドライバ／レシ
ーバ回路（DV／RV）を含めた上位、下位イン
タフエース回路部６，７が正常に動作するか否か
をテストする。または上位装置に送出すべき信号
を下位インタフエース部に戻してテストする。
数、レベルが同じであるので、ラツプ・アラウン
ドテストの場合、第４図に示すように上位／下位
装置に接続しているケーブルを外し（コネクタ２
は上位装置との接続、コネクタ３は下位装置との
接続）、上位インタフエース部６のコネクタ２と
下位インタフエース部７のコネクタ３同士をケー
ブル４で結び、下位装置に行く信号を上位インタ
フエース部のコネクタ２に戻し恰も上位信号のよ
うに見せて動作させる。この時、ドライバ／レシ
ーバ回路（DV／RV）を含めた上位、下位イン
タフエース回路部６，７が正常に動作するか否か
をテストする。または上位装置に送出すべき信号
を下位インタフエース部に戻してテストする。
例えば、上記側コネクタ２より入つたIN線信
号をDV／RV８で受け、上位インタフエース部
６が動き、マイクロプロセツサ１２はレジスタ１
０をハンドリングする。また下位側コネクタ３よ
り入つたIN線信号をDV／RV９で受け、下位イ
ンタフエース部７が動き、マイクロプロセツサ１
２はレジスタ１１をハンドリングする。
号をDV／RV８で受け、上位インタフエース部
６が動き、マイクロプロセツサ１２はレジスタ１
０をハンドリングする。また下位側コネクタ３よ
り入つたIN線信号をDV／RV９で受け、下位イ
ンタフエース部７が動き、マイクロプロセツサ１
２はレジスタ１１をハンドリングする。
上記のように上位インタフエースのDV／RV
素子と下位インタフエースのDV／RV素子が全
く同じであるので、単純に戻せばマツチングがと
れラツプ・アラウンドテストが行える。
素子と下位インタフエースのDV／RV素子が全
く同じであるので、単純に戻せばマツチングがと
れラツプ・アラウンドテストが行える。
第６図に示す従来中間装置（制御装置）のラツ
プ・アラウンドテストは上位インタフエース部６
のコネクタ２と下位インタフエース部７のコネク
タ３同士をケーブル４で結び、下位装置に行く信
号をぐるりと回して恰も上位信号のように見せて
動作させ、ドライバ／レシーバ回路を含めた上
位、下位インタフエース回路部６，７が正常に動
作するか否かによつて行う。
プ・アラウンドテストは上位インタフエース部６
のコネクタ２と下位インタフエース部７のコネク
タ３同士をケーブル４で結び、下位装置に行く信
号をぐるりと回して恰も上位信号のように見せて
動作させ、ドライバ／レシーバ回路を含めた上
位、下位インタフエース回路部６，７が正常に動
作するか否かによつて行う。
このラツプ・アラウンドテストは上位／下位の
インタフエース信号の本数、レベルが同じ場合に
行えるが、然し最近の制御装置の中には上位／下
位のインタフエース信号の本数、或いはレベルが
異なるものが多くなつている。
インタフエース信号の本数、レベルが同じ場合に
行えるが、然し最近の制御装置の中には上位／下
位のインタフエース信号の本数、或いはレベルが
異なるものが多くなつている。
上記上位／下位のインタフエース信号の本数、
レベルの違う制御装置（第５図参照）の時は、ラ
ツプ・アラウンドテストする為上位／下位装置に
接続しているケーブル４を外し、ケーブル４で上
位インタフエース部のコネクタ２と下位インタフ
エース部のコネクタ３をコネクタ同士で結んだ
時、本数不足により例えば下位装置よりの信号が
上位インタフエース部に入力されないので、ドラ
イバ／レシーバ回路を含めたインタフエース回路
部５が動作しない。
レベルの違う制御装置（第５図参照）の時は、ラ
ツプ・アラウンドテストする為上位／下位装置に
接続しているケーブル４を外し、ケーブル４で上
位インタフエース部のコネクタ２と下位インタフ
エース部のコネクタ３をコネクタ同士で結んだ
時、本数不足により例えば下位装置よりの信号が
上位インタフエース部に入力されないので、ドラ
イバ／レシーバ回路を含めたインタフエース回路
部５が動作しない。
従つて下位インタフエースの信号の本数と上位
インタフエースの信号の本数、レベルが同じでな
いとDV／RV８，９の接続が出来い為、ラツ
プ・アラウンドテストが出来ないという問題点が
ある。
インタフエースの信号の本数、レベルが同じでな
いとDV／RV８，９の接続が出来い為、ラツ
プ・アラウンドテストが出来ないという問題点が
ある。
上記問題点は、上位と下位のインタフエース部
の信号線の差に相当する情報がセツトされるレジ
スタと、前記レジスタの情報を上位／下位インタ
フエース部に送出し、または上位／下位インタフ
エース部の情報を前記レジスタに送出する論理イ
ンタフエースと、上位／下位インタフエース部か
ら送出される情報の信号レベルに変換するレベル
変換回路とを備え、信号線の少ないインタフエー
ス部から信号線の多いインタフエース部に情報を
送出する時は、前記処理部は信号線の不足に対応
する情報を前記レジスタにセツトし、前記論理イ
ンタフエースは前記インタフエース部から送出さ
れた情報に合わせるように前記レジスタにセツト
された情報を前記信号線の多いインタフエース部
に送出し、信号線の多いインタフエース部から信
号線の少ないインタフエース部に情報を送出する
時は、前記論理インタフエースは信号線の余りに
対応する情報を前記レジスタにセツトし、前記処
理部は信号線の少ないインタフエース部で受信し
た情報と前記レジスタにセツトされた情報とを受
信し、一方のインタフエース部から信号レベルの
異なる他方のインタフエース部に情報を送出する
時は、レベル変換回路は信号レベルを他方の信号
レベルに変換するように構成されたことを特徴と
する中間装置の診断方式により解決される。
の信号線の差に相当する情報がセツトされるレジ
スタと、前記レジスタの情報を上位／下位インタ
フエース部に送出し、または上位／下位インタフ
エース部の情報を前記レジスタに送出する論理イ
ンタフエースと、上位／下位インタフエース部か
ら送出される情報の信号レベルに変換するレベル
変換回路とを備え、信号線の少ないインタフエー
ス部から信号線の多いインタフエース部に情報を
送出する時は、前記処理部は信号線の不足に対応
する情報を前記レジスタにセツトし、前記論理イ
ンタフエースは前記インタフエース部から送出さ
れた情報に合わせるように前記レジスタにセツト
された情報を前記信号線の多いインタフエース部
に送出し、信号線の多いインタフエース部から信
号線の少ないインタフエース部に情報を送出する
時は、前記論理インタフエースは信号線の余りに
対応する情報を前記レジスタにセツトし、前記処
理部は信号線の少ないインタフエース部で受信し
た情報と前記レジスタにセツトされた情報とを受
信し、一方のインタフエース部から信号レベルの
異なる他方のインタフエース部に情報を送出する
時は、レベル変換回路は信号レベルを他方の信号
レベルに変換するように構成されたことを特徴と
する中間装置の診断方式により解決される。
即ち、中間装置のラツプ・アラウンドテストに
おいて、信号本数及び信号レベルが相違する場
合、処理部が上位／下位のインタフエース信号を
制御できるレジスタを追加し、該レジスタの入
力／出力を操作することにより上位／下位のイン
タフエース信号の信号本数を論理部門インタフエ
ースを介して同数に合わせ、DV／RVの接続を
可能として上下インタフエース部路を動かしてい
る。
おいて、信号本数及び信号レベルが相違する場
合、処理部が上位／下位のインタフエース信号を
制御できるレジスタを追加し、該レジスタの入
力／出力を操作することにより上位／下位のイン
タフエース信号の信号本数を論理部門インタフエ
ースを介して同数に合わせ、DV／RVの接続を
可能として上下インタフエース部路を動かしてい
る。
さらに上位／下位のインタフエース信号のレベ
ルを合わせる為のレベル変換回路を設け、下位イ
ンタフエース部の信号を該変換回路を経由して上
位インタフエース部へ戻すことにより信号レベル
を合わせ診断可能としている。
ルを合わせる為のレベル変換回路を設け、下位イ
ンタフエース部の信号を該変換回路を経由して上
位インタフエース部へ戻すことにより信号レベル
を合わせ診断可能としている。
第１図は本発明の一実施例のブロツク図を示
す。なお、全図を通し同一符号は同一対象物を示
す。
す。なお、全図を通し同一符号は同一対象物を示
す。
第１図は従来と同じようにマイクロプロセツサ
１２がレジスタ１０，１１をハンドリングしなが
ら上位／下位のインタフエース信号の制御を行う
中間装置Ａである。この装置Ａは上位／下位のイ
ンタフエース信号の本数、レベルが異なつてい
る。（上位インタフエースのコネクタ２と下位イ
ンタフエースのコネクタ３の信号ピン数が異な
る。） この装置Ａは従来のように単純にケーブル接続
のみでラツプ・アラウンドテストを行うわけには
いかない。そこで、マイクロプロセツサ１２がハ
ンドリングできる新たなレジスタ１４を追加し、
このレジスタ１４の入力／出力を操作することに
より信号本数の合わせを行う。また、上位／下位
のインタフエース信号のレベルが異なつているの
で、レベル変換するレベル変換回路１５と不足分
を補うレジスタの論理インタフエース１６を設け
ている。なお１７，１８はレベル変換回路１５と
下位及び上位インタフエースとを接続するコネク
タである。
１２がレジスタ１０，１１をハンドリングしなが
ら上位／下位のインタフエース信号の制御を行う
中間装置Ａである。この装置Ａは上位／下位のイ
ンタフエース信号の本数、レベルが異なつてい
る。（上位インタフエースのコネクタ２と下位イ
ンタフエースのコネクタ３の信号ピン数が異な
る。） この装置Ａは従来のように単純にケーブル接続
のみでラツプ・アラウンドテストを行うわけには
いかない。そこで、マイクロプロセツサ１２がハ
ンドリングできる新たなレジスタ１４を追加し、
このレジスタ１４の入力／出力を操作することに
より信号本数の合わせを行う。また、上位／下位
のインタフエース信号のレベルが異なつているの
で、レベル変換するレベル変換回路１５と不足分
を補うレジスタの論理インタフエース１６を設け
ている。なお１７，１８はレベル変換回路１５と
下位及び上位インタフエースとを接続するコネク
タである。
例えば、上位インタフエース部６のコネクタ２
にIN線20本、OUT線20本、下位インタフエース
部７のコネクタ３にOUT線12本、IN線12本の場
合について説明する。
にIN線20本、OUT線20本、下位インタフエース
部７のコネクタ３にOUT線12本、IN線12本の場
合について説明する。
最初に上位インタフエース部６から下位インタ
フエース部７に情報を送出する場合について説明
する。マイクロプロセツサ１２は上位インタフエ
ース部６から送出すべき信号線20本分の情報をレ
ジスタ１０にセツトする。上位インタフエース部
６はレジスタ１０にセツトされた信号線20本分の
情報を矢印向きに送出する。その情報がレベル
変換回路１５に入力されると、レベル変換回路１
５は受信した情報の信号レベルを下位インタフエ
ース部７の信号レベルに変換する。信号レベルが
変換された情報の内、信号線12本分の情報が下位
インタフエース部７に送出され、残りの信号線８
本分の情報が論理インタフエース１６を介してレ
ジスタ１４にセツトされる。下位インタフエース
部７は受信した信号線12本分の情報を矢印向き
に送出し、レジスタ１１にセツトする。そして、
マイクロプロセツサ１２はレジスタおよびレジス
タ１４にセツトされた情報をチエツクすることに
より診断を行う。
フエース部７に情報を送出する場合について説明
する。マイクロプロセツサ１２は上位インタフエ
ース部６から送出すべき信号線20本分の情報をレ
ジスタ１０にセツトする。上位インタフエース部
６はレジスタ１０にセツトされた信号線20本分の
情報を矢印向きに送出する。その情報がレベル
変換回路１５に入力されると、レベル変換回路１
５は受信した情報の信号レベルを下位インタフエ
ース部７の信号レベルに変換する。信号レベルが
変換された情報の内、信号線12本分の情報が下位
インタフエース部７に送出され、残りの信号線８
本分の情報が論理インタフエース１６を介してレ
ジスタ１４にセツトされる。下位インタフエース
部７は受信した信号線12本分の情報を矢印向き
に送出し、レジスタ１１にセツトする。そして、
マイクロプロセツサ１２はレジスタおよびレジス
タ１４にセツトされた情報をチエツクすることに
より診断を行う。
次に、下位インタフエース部７から上位インタ
フエース部６に情報を送出する場合について説明
する。上位インタフエース部６に信号線20本分の
情報を送出する必要があるが、下位インタフエー
ス部７の信号線は12本である。よつて、マイクロ
プロセツサ１２は上位インタフエース部６に送出
すべき信号線20本分の情報の内、信号線12本分の
情報をレジスタ１１にセツトし、残りの信号線８
本分の情報をレジスタ１４にセツトする。下位イ
ンタフエース部７はレジスタ１１にセツトされた
信号線１２本分の情報を矢印向きに送出する。
その情報がレベル変換回路１５に入力されると、
レベル変換回路１５は入力された情報の信号レベ
ルを上位インタフエース部６の信号レベルに変換
し、上位インタフエース部６に送出する。同時
に、レジスタ１４にセツトされた信号線８本分の
情報は、論理インタフエース１６を介してレベル
変換回路１５に入力され、上位インタフエース部
６の信号レベルに変換された後、下位インタフエ
ース部７から送出された信号線12本分の情報と共
に上位インタフエース部６に送出される。上位イ
ンタフエース部６は、受信した信号線20本分の情
報を矢印向きに送出し、レジスタ１０にセツト
する。そして、マイクロプロセツサ１２は、レジ
スタ１０にセツトされた情報をチエツクすること
により診断を行うのである。
フエース部６に情報を送出する場合について説明
する。上位インタフエース部６に信号線20本分の
情報を送出する必要があるが、下位インタフエー
ス部７の信号線は12本である。よつて、マイクロ
プロセツサ１２は上位インタフエース部６に送出
すべき信号線20本分の情報の内、信号線12本分の
情報をレジスタ１１にセツトし、残りの信号線８
本分の情報をレジスタ１４にセツトする。下位イ
ンタフエース部７はレジスタ１１にセツトされた
信号線１２本分の情報を矢印向きに送出する。
その情報がレベル変換回路１５に入力されると、
レベル変換回路１５は入力された情報の信号レベ
ルを上位インタフエース部６の信号レベルに変換
し、上位インタフエース部６に送出する。同時
に、レジスタ１４にセツトされた信号線８本分の
情報は、論理インタフエース１６を介してレベル
変換回路１５に入力され、上位インタフエース部
６の信号レベルに変換された後、下位インタフエ
ース部７から送出された信号線12本分の情報と共
に上位インタフエース部６に送出される。上位イ
ンタフエース部６は、受信した信号線20本分の情
報を矢印向きに送出し、レジスタ１０にセツト
する。そして、マイクロプロセツサ１２は、レジ
スタ１０にセツトされた情報をチエツクすること
により診断を行うのである。
又、第２図に示すように別プロセツサ（RAS
プロセツサ）１９を有する装置Ｂで有れば、その
プロセツサ１９がマイクロプロセツサ１２と同期
をとりながら（通信しながら）レジスタ１４を操
作することにより、通信線の過不足を補うことが
出来る。
プロセツサ）１９を有する装置Ｂで有れば、その
プロセツサ１９がマイクロプロセツサ１２と同期
をとりながら（通信しながら）レジスタ１４を操
作することにより、通信線の過不足を補うことが
出来る。
上位／下位のインタフエース信号の本数、レベ
ルが異つている装置でも上記のように構成するこ
とにより、CPUと接続することなく単純にケー
ブル接続のみで、ラツプ・アラウンドテストが行
える。従つて、CPUに接続する必要もないので
試験工数が節約になる。
ルが異つている装置でも上記のように構成するこ
とにより、CPUと接続することなく単純にケー
ブル接続のみで、ラツプ・アラウンドテストが行
える。従つて、CPUに接続する必要もないので
試験工数が節約になる。
なお、レジスタ１４、論理インタフエース１
６、レベル変換回路１５を含んだ本発明にかかる
回路は中間装置のそれぞれに設置して固定させて
おくだけでなく、別個に保有しておいて必要なと
きに所要の中間装置に取り付けて診断する方法を
採ることもできる。
６、レベル変換回路１５を含んだ本発明にかかる
回路は中間装置のそれぞれに設置して固定させて
おくだけでなく、別個に保有しておいて必要なと
きに所要の中間装置に取り付けて診断する方法を
採ることもできる。
以上説明したように本発明によれば、論理部門
間インタフエースを追加して不足信号の補給を行
うと同時に信号レベル変換回路を追加することに
より上位／下位インタフエース信号の本数、レベ
ルが異なる装置のラツプ・アラウンドテストが実
現可能となる効果は大きい。
間インタフエースを追加して不足信号の補給を行
うと同時に信号レベル変換回路を追加することに
より上位／下位インタフエース信号の本数、レベ
ルが異なる装置のラツプ・アラウンドテストが実
現可能となる効果は大きい。
第１図は本発明の一実施例のブロツク図、第２
図は本発明の実施例のブロツク図、第３図は電算
機システムを説明する図、第４図は制御装置のス
タンドアロン診断を説明する図、第５図は信号本
数の異なる装置を説明する図、第６図は従来の装
置のラツプ・アラウンドテストを説明する図であ
る。 図において、２は上位インタフエースのコネク
タ、３は下位インタフエースのコネクタ、４はケ
ーブル、６は上位インタフエース部、７は下位イ
ンタフエース部、８，９はDV／RV、１０，１
１，１４はレジスタ、１２はマイクロプロセツ
サ、１３はデータ転送、１５はレベル変換回路、
１６は論理インタフエース、１７，１８はコネク
タ、１９はRASプロセツサを示す。
図は本発明の実施例のブロツク図、第３図は電算
機システムを説明する図、第４図は制御装置のス
タンドアロン診断を説明する図、第５図は信号本
数の異なる装置を説明する図、第６図は従来の装
置のラツプ・アラウンドテストを説明する図であ
る。 図において、２は上位インタフエースのコネク
タ、３は下位インタフエースのコネクタ、４はケ
ーブル、６は上位インタフエース部、７は下位イ
ンタフエース部、８，９はDV／RV、１０，１
１，１４はレジスタ、１２はマイクロプロセツ
サ、１３はデータ転送、１５はレベル変換回路、
１６は論理インタフエース、１７，１８はコネク
タ、１９はRASプロセツサを示す。
Claims (1)
- 【特許請求の範囲】 １ 電算機システム内の上位装置及び下位装置の
インタフエース部を夫々所有し、さらにデータ転
送部と内部回路を制御する処理部を持つた中間装
置の上位装置及び下位装置との接続を切断し、上
位インタフエース部と下位インタフエース部同士
を接続して下位装置へ送出すべき情報を上位イン
タフエース部に入力し、または上位装置に送出す
べき情報を下位インタフエース部に入力してドラ
イバ／レシーバ回路を含めたインタフエース部が
正常な動作を行うか否かを診断する中間装置の固
有診断方式において、 上位と下位のインタフエース部の信号線の差に
相当する情報がセツトされるレジスタと、 前記レジスタの情報を上位／下位インタフエー
ス部に送出し、または上位／下位インタフエース
部の情報を前記レジスタに送出する論理インタフ
エースと、 上位／下位インタフエース部から送出される情
報の信号レベルに変換するレベル変換回路とを備
え、 信号線の少ないインタフエース部から信号線の
多いインタフエース部に情報を送出する時は、前
記処理部は信号線の不足に対応する情報を前記レ
ジスタにセツトし、前記論理インタフエースは前
記インタフエース部から送出された情報に合わせ
るように前記レジスタにセツトされた情報を前記
信号線の多いインタフエース部に送出し、 信号線の多いインタフエース部から信号線の少
ないインタフエース部に情報を送出する時は、前
記論理インタフエースは信号線の余りに対応する
情報を前記レジスタにセツトし、前記処理部は信
号線の少ないインタフエース部で受信した情報と
前記レジスタにセツトされた情報とを受信し、 一方のインタフエース部から信号レベルの異な
る他方のインタフエース部に情報を送出する時
は、レベル変換回路は信号レベルを他方の信号レ
ベルに変換するように構成されたことを特徴とす
る中間装置の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221507A JPS61100850A (ja) | 1984-10-22 | 1984-10-22 | 中間装置の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221507A JPS61100850A (ja) | 1984-10-22 | 1984-10-22 | 中間装置の診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61100850A JPS61100850A (ja) | 1986-05-19 |
| JPH0318219B2 true JPH0318219B2 (ja) | 1991-03-12 |
Family
ID=16767792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59221507A Granted JPS61100850A (ja) | 1984-10-22 | 1984-10-22 | 中間装置の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61100850A (ja) |
-
1984
- 1984-10-22 JP JP59221507A patent/JPS61100850A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61100850A (ja) | 1986-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3557625B2 (ja) | 情報処理装置 | |
| JP2564740Y2 (ja) | 端末アダプタ | |
| JPS61100850A (ja) | 中間装置の診断方式 | |
| JP3299488B2 (ja) | 測定データの処理装置 | |
| JP2505032B2 (ja) | 半導体集積回路 | |
| JPS64730B2 (ja) | ||
| JPS6347106Y2 (ja) | ||
| JPS60147553A (ja) | 自己診断機能を有する制御装置 | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| JPS6260860B2 (ja) | ||
| JPH0425778A (ja) | パラレルインターフェイス | |
| JPH0191547A (ja) | 共通バスシステム | |
| JP2612636B2 (ja) | 入出力ターミナルユニット | |
| JPS63215237A (ja) | ポ−リング通信用回路 | |
| JPS62261970A (ja) | 診断装置 | |
| JPS63229550A (ja) | 共通インタフエ−ス制御回路診断方式 | |
| JPH0298763A (ja) | データ処理装置 | |
| KR20020053381A (ko) | 시리얼 통신장치 | |
| JPS59174054A (ja) | 通信制御装置 | |
| JPH04339428A (ja) | 信号伝送方法と試験回路 | |
| JPH0540516A (ja) | Ｎｃ装置通信システム及びｎｃ装置 | |
| JPH0415580A (ja) | Ｌｓｉブロツク分割試験方式 | |
| JPH01266649A (ja) | サブチャネル試験方法 | |
| JPH0497642A (ja) | 通信制御装置 | |
| JPH07219890A (ja) | データ伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |