JPH0318368B2 - - Google Patents
Info
- Publication number
- JPH0318368B2 JPH0318368B2 JP52120894A JP12089477A JPH0318368B2 JP H0318368 B2 JPH0318368 B2 JP H0318368B2 JP 52120894 A JP52120894 A JP 52120894A JP 12089477 A JP12089477 A JP 12089477A JP H0318368 B2 JPH0318368 B2 JP H0318368B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- level
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は自動等化器に関し、さらに詳しくはア
ルゴリズムとしてゼロフオーシング法を用いた自
動等化器に関するものである。
ルゴリズムとしてゼロフオーシング法を用いた自
動等化器に関するものである。
アルゴリズムとしてゼロフオーシング法を用い
た自動等化器の識別器は入力信号の多値数をｍと
すると普通2m−１個の電圧レベル識別する必要
がある。これは信号レベルを識別するためにｍ−
１個を要するとともに波形の振幅が正規の振幅よ
り大か小かを識別するためにｍ個の識別レベルを
要するからであつて、従来のこの種の自動等化器
を第１図Ａに示す。第１図Ａは信号の多値数ｍを
４としタツプ数を前方２、後方２とした場合のゼ
ロフオーシング法を例にとつて示す。第１図Ｂは
入力信号の等化波形のアイパターンを示し、入力
信号は１タイムスロツト遅延素子１ａ，１ｂ，１
ｃ，１ｄに入力されそのおのおのの出力は可変利
得回路２ｂ，２ｃ，２ｄ，２ｅを介して加算器３
に供給される。加算器３の等化波形出力は７個の
電圧識別器４ａ，４ｂ，…，４ｇに入力されそれ
らの出力はアンド回路５ａ，５ｂ，５ｃオア回路
６を介して誤差極性信号になるとともに識別器４
ｄの出力は信号極性となり、これらの信号は１ビ
ツトシフトレジスタ７ａ，７ｂ，７ｃ，７ｄを介
して排他的論理和回路８ａ，８ｂ，８ｃ，８ｄ，
８ｅおよび積分回路９ａ，９ｂ，９ｃ，９ｄ，９
ｅを介して可変利得回路を制御する。
た自動等化器の識別器は入力信号の多値数をｍと
すると普通2m−１個の電圧レベル識別する必要
がある。これは信号レベルを識別するためにｍ−
１個を要するとともに波形の振幅が正規の振幅よ
り大か小かを識別するためにｍ個の識別レベルを
要するからであつて、従来のこの種の自動等化器
を第１図Ａに示す。第１図Ａは信号の多値数ｍを
４としタツプ数を前方２、後方２とした場合のゼ
ロフオーシング法を例にとつて示す。第１図Ｂは
入力信号の等化波形のアイパターンを示し、入力
信号は１タイムスロツト遅延素子１ａ，１ｂ，１
ｃ，１ｄに入力されそのおのおのの出力は可変利
得回路２ｂ，２ｃ，２ｄ，２ｅを介して加算器３
に供給される。加算器３の等化波形出力は７個の
電圧識別器４ａ，４ｂ，…，４ｇに入力されそれ
らの出力はアンド回路５ａ，５ｂ，５ｃオア回路
６を介して誤差極性信号になるとともに識別器４
ｄの出力は信号極性となり、これらの信号は１ビ
ツトシフトレジスタ７ａ，７ｂ，７ｃ，７ｄを介
して排他的論理和回路８ａ，８ｂ，８ｃ，８ｄ，
８ｅおよび積分回路９ａ，９ｂ，９ｃ，９ｄ，９
ｅを介して可変利得回路を制御する。
識別器として並列型以外のＡ−Ｄ変換器を用い
る場合には信号レベルの識別用にもともとlog2m
ビツト必要であるがさらに１ビツト加えれば2m
−１個の電圧レベルの識別が行える。しかし信号
速度が数十Msymbol／ｓ以上になると動作速度
の点で各レベルに対応して電圧識別器を設ける並
列器Ａ−Ｄ変換器を用いなければならない。並列
型Ａ−Ｄ変換器を用いる場合には信号レベルの識
別用にもともとｍ−１個の電圧識別器が必要であ
るが自動等化を行なうとさらにｍ個の電圧識別器
が必要となり規模が大きくなる。
る場合には信号レベルの識別用にもともとlog2m
ビツト必要であるがさらに１ビツト加えれば2m
−１個の電圧レベルの識別が行える。しかし信号
速度が数十Msymbol／ｓ以上になると動作速度
の点で各レベルに対応して電圧識別器を設ける並
列器Ａ−Ｄ変換器を用いなければならない。並列
型Ａ−Ｄ変換器を用いる場合には信号レベルの識
別用にもともとｍ−１個の電圧識別器が必要であ
るが自動等化を行なうとさらにｍ個の電圧識別器
が必要となり規模が大きくなる。
本発明の目的は並列型Ａ−Ｄ変換器を構成する
電圧識別器の数を少なくした自動等化器を提供す
ることにある。
電圧識別器の数を少なくした自動等化器を提供す
ることにある。
本発明によればｍ値（４値）の入力信号を１タ
イムスロツト分遅延させる複数の遅延素子１ａ，
１ｂ，１ｃ，１ｄと、少なくとも前記遅延素子の
出力段に接続した可変利得回路２ｂ，２ｃ，２
ｄ，２ｅと、前記可変利得回路の出力を加算する
加算回路３と、前記加算回路の出力の信号極性を
示す信号を出力する第１の電圧識別器と、正規の
レベルからの誤差を出力する第２の電圧識別器
と、前記第１および第２の電圧識別器の出力の排
他的論理和を出力する排他的論理和回路８ａ，８
ｂ，８ｃ，８ｄ，８ｅと前記排他的論理和回路の
出力を積分して前記可変利得回路の利得を制御す
る積分回路９ａ，９ｂ，９ｃ，９ｄ，９ｅを備え
る自動等化器において、前記第１の電圧識別器
は、前記ｍ値の信号レベルの中央値（レベル２）
に対して前記加算器の出力レベルの信号極性を判
別する１つの電圧識別器１１ｃ或いは１５ｃから
なり、前記第２の電圧識別器は、前記ｍ値の信号
のうち１つの信号値レベル４或いはレベル５に対
する前記加算器の出力レベルの誤差極性を出力す
る１つの電圧識別器１１ａ或いは１５ａからな
り、さらに、前記加算器の出力レベルが誤差極性
を検出するために設定した１つの信号レベル領域
（レベル４領域或いはレベル５領域）に存在する
ことを示す有効信号を出力する第３の電圧識別器
１１ｂ或いは１５ｂを前記第１および前記第２の
電圧識別器と並列に設けるとともに、前記第３の
電圧識別器或いは前記第３の電圧識別器と前記第
２の電圧識別器の論理積により有効信号が出力さ
れている時のみ、前記可変利得回路の利得を制御
する積分回路に前記排他的論理和回路出力を入力
するゲート回路１３ａ，１３ｂ，１３ｃ，１３
ｄ，１３ｅを有することを特徴とする自動等化器
が提案される。
イムスロツト分遅延させる複数の遅延素子１ａ，
１ｂ，１ｃ，１ｄと、少なくとも前記遅延素子の
出力段に接続した可変利得回路２ｂ，２ｃ，２
ｄ，２ｅと、前記可変利得回路の出力を加算する
加算回路３と、前記加算回路の出力の信号極性を
示す信号を出力する第１の電圧識別器と、正規の
レベルからの誤差を出力する第２の電圧識別器
と、前記第１および第２の電圧識別器の出力の排
他的論理和を出力する排他的論理和回路８ａ，８
ｂ，８ｃ，８ｄ，８ｅと前記排他的論理和回路の
出力を積分して前記可変利得回路の利得を制御す
る積分回路９ａ，９ｂ，９ｃ，９ｄ，９ｅを備え
る自動等化器において、前記第１の電圧識別器
は、前記ｍ値の信号レベルの中央値（レベル２）
に対して前記加算器の出力レベルの信号極性を判
別する１つの電圧識別器１１ｃ或いは１５ｃから
なり、前記第２の電圧識別器は、前記ｍ値の信号
のうち１つの信号値レベル４或いはレベル５に対
する前記加算器の出力レベルの誤差極性を出力す
る１つの電圧識別器１１ａ或いは１５ａからな
り、さらに、前記加算器の出力レベルが誤差極性
を検出するために設定した１つの信号レベル領域
（レベル４領域或いはレベル５領域）に存在する
ことを示す有効信号を出力する第３の電圧識別器
１１ｂ或いは１５ｂを前記第１および前記第２の
電圧識別器と並列に設けるとともに、前記第３の
電圧識別器或いは前記第３の電圧識別器と前記第
２の電圧識別器の論理積により有効信号が出力さ
れている時のみ、前記可変利得回路の利得を制御
する積分回路に前記排他的論理和回路出力を入力
するゲート回路１３ａ，１３ｂ，１３ｃ，１３
ｄ，１３ｅを有することを特徴とする自動等化器
が提案される。
以下本発明にかゝる自動等化器の実施例につい
て図面により詳細に説明する。
て図面により詳細に説明する。
第２図Ａは本発明にかゝる自動等化器の第１の
実施例を示し第２図Ｂは入力信号の等化波形のア
イパターンを示す。第２図Ａにおいて第１図Ａと
同記号はそれと同等の部品を示すものとする。
実施例を示し第２図Ｂは入力信号の等化波形のア
イパターンを示す。第２図Ａにおいて第１図Ａと
同記号はそれと同等の部品を示すものとする。
第２図ＡおよびＢについて本発明にかゝる自動
等化器を説明する。ゼロフオーシング法のタツプ
係数Cjの変更方法は次式のごとくである。
等化器を説明する。ゼロフオーシング法のタツプ
係数Cjの変更方法は次式のごとくである。
Cj(v+1)＝Cj(v)−△sgna^o-j・sgne^o
上式においてsgn ｘはｘの極性を表わしｘが
正のとき＋１でありｘが負のとき−１である。ま
た上式において Cj：ｖ回変更後のタツプｊの係数 a^n−ｊ：出力推定値 e^n：出力振幅誤差推定値 △：１回の変更でのタツプ係数修正量 こゝで第３図ａはsgna^o-jを示し、電圧識別器
１１ｃの出力である。第３図ｂの波形は等化波形
の振幅が第２図Ｂの斜線の部分にある場合には
sgne^nを表わし、それ以外のときは正しい情報と
しては使えない。これは電圧識別器１１ａの出力
でありこの波形ｂが正しい情報であるかどうかは
第３図の波形ｃ、すなわち電圧識別器１１ｂの波
形によつてわかる。したがつて波形ａとｂとの排
他的論理和出力ｄが正しいときには波形ｃをクロ
ツクで打抜いた波形ｆでＤ−フクツプフロツプ１
３ａ〜１３ｅによつて読取り正しくないときには
排他的論理和出力は読みとらないで前の情報をそ
のまま用いる。即ち、本発明は、一部のレベル領
域部分のみを用いて、誤差信号を抽出し、その領
域にある時に係数の制御を行うようにしたので従
来の回路構成に比較し、電圧識別器を大幅に削減
できる。
正のとき＋１でありｘが負のとき−１である。ま
た上式において Cj：ｖ回変更後のタツプｊの係数 a^n−ｊ：出力推定値 e^n：出力振幅誤差推定値 △：１回の変更でのタツプ係数修正量 こゝで第３図ａはsgna^o-jを示し、電圧識別器
１１ｃの出力である。第３図ｂの波形は等化波形
の振幅が第２図Ｂの斜線の部分にある場合には
sgne^nを表わし、それ以外のときは正しい情報と
しては使えない。これは電圧識別器１１ａの出力
でありこの波形ｂが正しい情報であるかどうかは
第３図の波形ｃ、すなわち電圧識別器１１ｂの波
形によつてわかる。したがつて波形ａとｂとの排
他的論理和出力ｄが正しいときには波形ｃをクロ
ツクで打抜いた波形ｆでＤ−フクツプフロツプ１
３ａ〜１３ｅによつて読取り正しくないときには
排他的論理和出力は読みとらないで前の情報をそ
のまま用いる。即ち、本発明は、一部のレベル領
域部分のみを用いて、誤差信号を抽出し、その領
域にある時に係数の制御を行うようにしたので従
来の回路構成に比較し、電圧識別器を大幅に削減
できる。
例えば４値の信号を扱う場合に、その中の１つ
の値のみに着目することで、回路的には電圧識別
器を３個にできる。
の値のみに着目することで、回路的には電圧識別
器を３個にできる。
尚、処理的には平均４回に１度の係数調整を図
ることになり、従来の各受信信号毎に処理を行う
ものと異なるが、可変利得回路の係数の調整は最
終的には収束するものであり逐次調整するか４回
に１度調整するかは問題とならない。
ることになり、従来の各受信信号毎に処理を行う
ものと異なるが、可変利得回路の係数の調整は最
終的には収束するものであり逐次調整するか４回
に１度調整するかは問題とならない。
第４図Ａは本発明にかゝる自動等化器の第２の
実施例であつて誤差極性を使う領域が第２図Ａの
場合と異なる例であり第４図Ｂは識別レベルを示
す。第４図Ａにおける実施例においては識別レベ
ル“２”による信号極性と識別レベル“４”によ
る誤差極性を用い、誤差極性は常に「＋」極性で
あるから、中央タツプCoの制御は図示のように
通常のAGC制御回路１５などを用いる。
実施例であつて誤差極性を使う領域が第２図Ａの
場合と異なる例であり第４図Ｂは識別レベルを示
す。第４図Ａにおける実施例においては識別レベ
ル“２”による信号極性と識別レベル“４”によ
る誤差極性を用い、誤差極性は常に「＋」極性で
あるから、中央タツプCoの制御は図示のように
通常のAGC制御回路１５などを用いる。
第４図Ａは本発明にかゝる自動等化器の第２の
実施例であり、第４図Ｂはその識別レベルを示
す。第２の実施例においては識別レベル１および
２ならびに誤差極性用レベル５を用いた場合を示
すものであつて、回路の動作は第２図Ａの場合と
同様であつて、排他的論理和回路の出力が正しい
ときにのみＤ−フリツプフロツプで情報を読みと
り正しくないときは前の情報をそのまま用いてい
る。
実施例であり、第４図Ｂはその識別レベルを示
す。第２の実施例においては識別レベル１および
２ならびに誤差極性用レベル５を用いた場合を示
すものであつて、回路の動作は第２図Ａの場合と
同様であつて、排他的論理和回路の出力が正しい
ときにのみＤ−フリツプフロツプで情報を読みと
り正しくないときは前の情報をそのまま用いてい
る。
以上の説明に用いた図においては信号の多値数
ｍを４とし、トランスバーサルフイルタのタツプ
数を５とした場合について説明したがそれ以外の
ときもこの方法を適用することができることは勿
論である。また以上の説明においてはゼロフオー
シング法の場合について説明したが、ゼロフオー
シング法以外の制御アルゴリズムを用いるときで
もこの方法を適用でき、さらに排他的論理和回路
の出力が正しくないときに前の情報を積分器入力
として用いず積分器の出力を保持することにより
同様の効果がもたらされることは勿論である。
ｍを４とし、トランスバーサルフイルタのタツプ
数を５とした場合について説明したがそれ以外の
ときもこの方法を適用することができることは勿
論である。また以上の説明においてはゼロフオー
シング法の場合について説明したが、ゼロフオー
シング法以外の制御アルゴリズムを用いるときで
もこの方法を適用でき、さらに排他的論理和回路
の出力が正しくないときに前の情報を積分器入力
として用いず積分器の出力を保持することにより
同様の効果がもたらされることは勿論である。
第１図Ａ，Ｂは従来の自動等化器の１例、第２
図Ａ，Ｂは本発明にかゝる自動等化器の第１の実
施例第３図は第２図Ａの回路の動作を説明するた
めの各部波形図、第４図Ａ，Ｂは本発明にかゝる
第２の実施例である。 図において、１１ａ，１１ｂ，１１ｃ，１１
ｄ，１４ａ，１４ｂ，１４ｃ，１４ｄおよび１５
ａ，１５ｂ，１５ｃ，１５ｄがそれぞれ電圧識別
器である。
図Ａ，Ｂは本発明にかゝる自動等化器の第１の実
施例第３図は第２図Ａの回路の動作を説明するた
めの各部波形図、第４図Ａ，Ｂは本発明にかゝる
第２の実施例である。 図において、１１ａ，１１ｂ，１１ｃ，１１
ｄ，１４ａ，１４ｂ，１４ｃ，１４ｄおよび１５
ａ，１５ｂ，１５ｃ，１５ｄがそれぞれ電圧識別
器である。
Claims (1)
- 【特許請求の範囲】 １ ｍ値（４値）の入力信号を１タイムスロツト
分遅延させる複数の遅延素子１ａ，１ｂ，１ｃ，
１ｄと、少なくとも前記遅延素子の出力段に接続
した可変利得回路２ｂ，２ｃ，２ｄ，２ｅと、前
記可変利得回路の出力を加算する加算回路３と、
前記加算回路の出力の信号極性を示す信号を出力
する第１の電圧識別器と、正規のレベルからの誤
差を出力する第２の電圧識別器と、前記第１およ
び第２の電圧識別器の出力の排他的論理和を出力
する排他的論理和回路８ａ，８ｂ，８ｃ，８ｄ，
８ｅと前記排他的論理和回路の出力を積分して前
記可変利得回路の利得を制御する積分回路９ａ，
９ｂ，９ｃ，９ｄ，９ｅを備える自動等化器にお
いて、 前記第１の電圧識別器は、前記ｍ値の信号レベ
ルの中央値（レベル２）に対して前記加算器の出
力レベルの信号極性を判別する１つの電圧識別器
１１ｃ或いは１５ｃからなり、 前記第２の電圧識別器は、前記ｍ値の信号のう
ち１つの信号値レベル４或いはレベル５に対する
前記加算器の出力レベルの誤差極性を出力する１
つの電圧識別器１１ａ或いは１５ａからなり、 さらに、前記加算器の出力レベルが誤差極性を
検出するために設定した１つの信号レベル領域レ
ベル４領域或いはレベル５領域に存在することを
示す有効信号を出力する第３の電圧識別器１１ｂ
或いは１５ｂを前記第１および前記第２の電圧識
別器と並列に設けるとともに、 前記第３の電圧識別器或いは前記第３の電圧識
別器と前記第２の電圧識別器の論理積により有効
信号が出力されている時のみ、前記可変利得回路
の利得を制御する積分回路に前記排他的論理和回
路出力を入力するゲート回路１３ａ，１３ｂ，１
３ｃ，１３ｄ，１３ｅを有することを特徴とする
自動等化器。 ２ 前記ゲート回路として、フリツプフロツプ回
路を用い、該有効信号が入力した時のみ、該排他
的論理和回路出力をセツトする様にしたことを特
徴とする特許請求の範囲第１項記載の自動等化
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12089477A JPS5454559A (en) | 1977-10-11 | 1977-10-11 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12089477A JPS5454559A (en) | 1977-10-11 | 1977-10-11 | Automatic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5454559A JPS5454559A (en) | 1979-04-28 |
| JPH0318368B2 true JPH0318368B2 (ja) | 1991-03-12 |
Family
ID=14797613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12089477A Granted JPS5454559A (en) | 1977-10-11 | 1977-10-11 | Automatic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5454559A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1212993B (it) * | 1983-08-11 | 1989-12-07 | Sip | Equalizzatore adattivo per segnali numerici soggetti a distorsioni variabili nel tempo |
| AR241298A1 (es) * | 1985-10-03 | 1992-04-30 | Siemens Ag | Ecualizador transversal adaptivo . |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420825B2 (ja) * | 1972-06-27 | 1979-07-25 |
-
1977
- 1977-10-11 JP JP12089477A patent/JPS5454559A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5454559A (en) | 1979-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278675B1 (en) | Waveform equalizer for use in a recorded information reproducing apparatus | |
| KR100580166B1 (ko) | 등화기의 필터 계수를 조절하여 재생 성능을 높이는 장치및 방법 | |
| EP0412234B1 (en) | Demodulated data recognition and decision device | |
| US5163003A (en) | Apparatus and method for reading from and writing to a magnetic recording medium | |
| EP0577212B1 (en) | Adaptive viterbi detector | |
| SE468920B (sv) | Adaptiv utjaemnare ingaaende i mottagaren foer ett datatransmissionsmedium | |
| JP3083202B2 (ja) | 情報再生装置 | |
| JPS637485B2 (ja) | ||
| US6026507A (en) | Decoder for suppressing error propagation | |
| JP3151958B2 (ja) | 再生データ検出方式 | |
| JP2794713B2 (ja) | パイロット信号判別回路 | |
| JP3428499B2 (ja) | ディジタル信号再生装置 | |
| JPS59102167A (ja) | 移動平均値検出装置 | |
| JP3395716B2 (ja) | ディジタル信号再生装置 | |
| JPH05274614A (ja) | 磁気記録再生方法およびその装置 | |
| JPS5992631A (ja) | タツプ重み係数制御方式 | |
| JPH08274818A (ja) | 自動等化回路 | |
| JP3168729B2 (ja) | 自動等化回路 | |
| JP3259104B2 (ja) | 等化検出方式 | |
| JPH0220941A (ja) | データ識別回路 | |
| JPH0611122B2 (ja) | 多値識別回路 | |
| JPS6244444B2 (ja) | ||
| JP2001155429A (ja) | 自動等化回路及びそれを用いた再生装置 | |
| JPS61285831A (ja) | 判定帰還形自動等化器 | |
| JPH05291879A (ja) | 自動等化回路 |