JPH03185876A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03185876A JPH03185876A JP1325024A JP32502489A JPH03185876A JP H03185876 A JPH03185876 A JP H03185876A JP 1325024 A JP1325024 A JP 1325024A JP 32502489 A JP32502489 A JP 32502489A JP H03185876 A JPH03185876 A JP H03185876A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- schottky junction
- insulating film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は新しい樋造の′＃を気的誓き込み型の読み出し
専用記憶装置（ＥＰＲＯＭ）に関する。
専用記憶装置（ＥＰＲＯＭ）に関する。
［従来の技術］
従来、Ｐ−Ｎ接合上にアモルファス・シリコン膜を形成
し、該アモルファス・シリコン膜上に電極を形成したＥ
ＰＲＯＭはあった。
し、該アモルファス・シリコン膜上に電極を形成したＥ
ＰＲＯＭはあった。
［発明が解決しようとする課題］
しかし、上記従来技術によると、ＥＰＲＯＭの読み出し
速度が遅いと云う課題があった。
速度が遅いと云う課題があった。
本発明は、かかる従来技術の課題を解決し、高速読み出
しが可能な新しいＥＦＲＯＭ半導体装置構造を提供する
事を目的とする。
しが可能な新しいＥＦＲＯＭ半導体装置構造を提供する
事を目的とする。
［課題を解決するための手段］
上記課題を解決するために、本発明は、ＫＰＲ９Ｍ半導
体装置に関し、従来Ｐ−Ｎ接合上にアモルファス・シリ
コン膜ヲ形成するのに対し、ショットキー接合上にアモ
ルファス・シリコン膜す形成する手段をとる事を基本と
する。
体装置に関し、従来Ｐ−Ｎ接合上にアモルファス・シリ
コン膜ヲ形成するのに対し、ショットキー接合上にアモ
ルファス・シリコン膜す形成する手段をとる事を基本と
する。
［実施例］
以下、実施例により本発明を詳述する。
第１図、２ｇ２図及び第５図は、本発明の実施例な示す
、ＥＰＲＯＭの要部の断面図である。
、ＥＰＲＯＭの要部の断面図である。
第１図では、サファイア基板１１０表面に３１単結晶膜
１２が形成され、更に、絶縁膜１３が形成され、該絶縁
膜１５に開けられた窓部にｐｔＳｉ等から成るショット
キー接合１４を形成し、該ショットキー接合１４の上に
アモルファスＳｉ［１６を形成し、該アモルファス５ｉ
ｌＪ１６の上にＡｔやＴｉ、ＴｉＮ等から戒る電極１６
′？：形成したものである。
１２が形成され、更に、絶縁膜１３が形成され、該絶縁
膜１５に開けられた窓部にｐｔＳｉ等から成るショット
キー接合１４を形成し、該ショットキー接合１４の上に
アモルファスＳｉ［１６を形成し、該アモルファス５ｉ
ｌＪ１６の上にＡｔやＴｉ、ＴｉＮ等から戒る電極１６
′？：形成したものである。
第２図では、Ｓｉ単結晶基板２１０表面に、拡＃１１．
層２２及び絶縁膜２３を形成し、前記拡散層２２上の前
記絶縁膜２３に設けられた窓部に、ショットキー接合２
４を形威し、該ショットキー接合２４上にアモルファス
Ｓｉ膜２５を形成し、該アモルファスＳ１膜２５上に電
極２６χ形成したものである。
層２２及び絶縁膜２３を形成し、前記拡散層２２上の前
記絶縁膜２３に設けられた窓部に、ショットキー接合２
４を形威し、該ショットキー接合２４上にアモルファス
Ｓｉ膜２５を形成し、該アモルファスＳ１膜２５上に電
極２６χ形成したものである。
第５図では、Ｓｉ単結晶基板３１上に、第１の絶縁膜５
２な形成し、該第１の絶縁膜５２に開けられた窓部を含
む表面に、エピタキシャル処理により窓部に単結晶Ｓｉ
エピタキシャル膜５５とそれに連もなった多結晶Ｓ１膜
５４を形成し、その上に第２の絶縁膜５５な形成し、該
第２の絶縁膜３５の前記単結晶エピタキシャル膜５５上
に開けられた窓部上にショットキー接合３６及びアモル
ファスＳｉ膜３７を形成し、該アモルファスＳｉ膜上に
電極５Ｂを形成したものである。尚、第１の絶縁膜５２
上の多結晶Ｓｉｌ［５４ｆｔ：単結晶化した上にショッ
トキー接合とアモルファスＳｉ膜形成を行ない、該アモ
ルファスＳ１膜上に電極な形成しても良いことは云うま
でもない。
２な形成し、該第１の絶縁膜５２に開けられた窓部を含
む表面に、エピタキシャル処理により窓部に単結晶Ｓｉ
エピタキシャル膜５５とそれに連もなった多結晶Ｓ１膜
５４を形成し、その上に第２の絶縁膜５５な形成し、該
第２の絶縁膜３５の前記単結晶エピタキシャル膜５５上
に開けられた窓部上にショットキー接合３６及びアモル
ファスＳｉ膜３７を形成し、該アモルファスＳｉ膜上に
電極５Ｂを形成したものである。尚、第１の絶縁膜５２
上の多結晶Ｓｉｌ［５４ｆｔ：単結晶化した上にショッ
トキー接合とアモルファスＳｉ膜形成を行ない、該アモ
ルファスＳ１膜上に電極な形成しても良いことは云うま
でもない。
［発明の効果コ
本発明により、高速読み出しが可能なりＦＲＯＭを製作
することができる効果がある。
することができる効果がある。
第１図、第２図及び第３図は、本発明の実施例を示すｌ
ＰＲＯＭの要部の断面図である。 １．１・・・・・・・・・す７アイヤ基板１２・・・・
・・・・・Ｓ１単結晶膜 ３．２５・・・・・・絶縁膜 ４．２４．５６・・・・・・ショットキー接合５．２５
．５７・・・・・・アモルファスｓ１［６，２６，５８
・・・・・・電 極 １．３１・・・・・・ｓ１単結晶基板 ２・・・・・・・・・・・・・・・拡散層２・・・・・
・・・・・・・・・・第１の絶縁膜５・・・・・・・・
・・・・・・・単結晶Ｓｉエピタキシャル膜４・・・・
・・・・・・・・・・・多結晶Ｓｉ膜５・・・・・・・
・・・・・・・・第２の絶縁膜以上
ＰＲＯＭの要部の断面図である。 １．１・・・・・・・・・す７アイヤ基板１２・・・・
・・・・・Ｓ１単結晶膜 ３．２５・・・・・・絶縁膜 ４．２４．５６・・・・・・ショットキー接合５．２５
．５７・・・・・・アモルファスｓ１［６，２６，５８
・・・・・・電 極 １．３１・・・・・・ｓ１単結晶基板 ２・・・・・・・・・・・・・・・拡散層２・・・・・
・・・・・・・・・・第１の絶縁膜５・・・・・・・・
・・・・・・・単結晶Ｓｉエピタキシャル膜４・・・・
・・・・・・・・・・・多結晶Ｓｉ膜５・・・・・・・
・・・・・・・・第２の絶縁膜以上
Claims (1)
- 半導体単結晶基板又は半導体単結晶膜上にはショットキ
ー接合が形成されると共に、該ショットキー接合部上に
はアモルファス・シリコン膜が形成され、該アモルファ
ス・シリコン膜上には電極が形成されて成る事を特徴と
する電気的書き込み形読み出し専用の記憶装置となる半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325024A JPH03185876A (ja) | 1989-12-15 | 1989-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325024A JPH03185876A (ja) | 1989-12-15 | 1989-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185876A true JPH03185876A (ja) | 1991-08-13 |
Family
ID=18172292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325024A Pending JPH03185876A (ja) | 1989-12-15 | 1989-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185876A (ja) |
-
1989
- 1989-12-15 JP JP1325024A patent/JPH03185876A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890017707A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| EP0251767A3 (en) | Insulated gate type semiconductor device and method of producing the same | |
| KR920001685A (ko) | 반도체장치 및 그의 제조방법 | |
| EP1209726A3 (en) | Semiconductor device using a polysilicon thin film and method for fabrication thereof | |
| EP1045435A3 (en) | Chemical vapor deposition of Pb5Ge3O11 thin film for ferroelectric applications | |
| KR970054589A (ko) | 초전도체-절연체-초전도체 조셉슨 터널 접합구조의 제조방법 | |
| JPS5825221A (ja) | 半導体装置の製造方法 | |
| JP3339263B2 (ja) | 半導体単結晶層の形成方法および半導体装置 | |
| JPS59167011A (ja) | 半導体ウエハ | |
| JPH0230177A (ja) | 半導体装置 | |
| JPS61166528U (ja) | ||
| JP2606414B2 (ja) | 半導体装置の製造方法 | |
| JPS6328069A (ja) | 半導体装置 | |
| JPH03155159A (ja) | 半導体装置 | |
| JPS6091662A (ja) | 半導体装置 | |
| JPS62118582A (ja) | 半導体装置の製造方法 | |
| JPS59213165A (ja) | 半導体装置 | |
| JP2515040B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03191563A (ja) | 半導体装置 | |
| JPH01133381A (ja) | 超電導トランジスタ | |
| JPS59115555A (ja) | 半導体集積回路 | |
| JPS60103646A (ja) | 半導体装置の製造方法 | |
| JPH04287907A (ja) | 半導体装置 | |
| JPS5591860A (en) | Semiconductor memory device | |
| JPS6018963A (ja) | 半導体装置 |