JPH03155159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03155159A JPH03155159A JP1294617A JP29461789A JPH03155159A JP H03155159 A JPH03155159 A JP H03155159A JP 1294617 A JP1294617 A JP 1294617A JP 29461789 A JP29461789 A JP 29461789A JP H03155159 A JPH03155159 A JP H03155159A
- Authority
- JP
- Japan
- Prior art keywords
- film
- epitaxial
- junction
- insulating film
- schottky junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置におけるショットキー接合の形成
法に関し、とりわけショットキー接合アレー等を用いた
ＦＲＯＭに関する。
法に関し、とりわけショットキー接合アレー等を用いた
ＦＲＯＭに関する。
従来、多結晶半導体（シリコン）膜上にＰｔＳｉ膜を形
成しショットキー接合アレーからＦＲＯＭの提案はあっ
た。
成しショットキー接合アレーからＦＲＯＭの提案はあっ
た。
しかし、上記従来技術によると多結晶Ｓｉ膜に形成した
ショットキー接合は、リーク電流が大であり、ＦＲＯＭ
が形成し難いと言う課題があった。
ショットキー接合は、リーク電流が大であり、ＦＲＯＭ
が形成し難いと言う課題があった。
（Ｐｒｏｇｒａｍａｂｌｅ）
〔発明が解決しようとする課題〕
本発明は、かかる従来技術の課題を解決するために、Ｓ
ｉ膜層の半導体膜にショットキー接合を低リーク電流で
形成する方法を提供し、高速のＰＲＯＭを容易に製作で
きる方法を提供する事を目的とする。
ｉ膜層の半導体膜にショットキー接合を低リーク電流で
形成する方法を提供し、高速のＰＲＯＭを容易に製作で
きる方法を提供する事を目的とする。
上記課題を解決するために、本発明は、半導体装置に関
し、半導体単結晶基板上に形成された絶縁膜に囲まれた
部分に形成した単結晶エピタキシャル膜にショットキー
接合を形成する手段をとる。
し、半導体単結晶基板上に形成された絶縁膜に囲まれた
部分に形成した単結晶エピタキシャル膜にショットキー
接合を形成する手段をとる。
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示すショットキー接合部の
断面図である。すなわち、Ｓｔ基板１１の表面には拡散
層１２が形成され、該拡散層上に窓開けした５Ｌ０２層
から成る第１の絶縁膜１３を形成した後、部分エピタキ
シャル法によりＳｉエピタキシャル単結晶膜１４及びＳ
ｔエピタキシャル多結晶膜１４を形成後、５Ｌ０２層か
ら成る第２の絶縁膜１５を形成後、該第２の絶縁膜１５
の前記Ｓｉエピタキシャル単結晶膜１４の上部を窓開け
し、ｐｔを全面にスパッタした後、アニル処理してＰｔ
Ｓｉショットキー接合１６を形成し、表面Ｐｔ膜の不要
部分ホト、リソ後、スパッタ除去等したものであり、Ｐ
ｔＳｉショットキー接合１６の表面にはＰ（膜が残存し
ても良い。
断面図である。すなわち、Ｓｔ基板１１の表面には拡散
層１２が形成され、該拡散層上に窓開けした５Ｌ０２層
から成る第１の絶縁膜１３を形成した後、部分エピタキ
シャル法によりＳｉエピタキシャル単結晶膜１４及びＳ
ｔエピタキシャル多結晶膜１４を形成後、５Ｌ０２層か
ら成る第２の絶縁膜１５を形成後、該第２の絶縁膜１５
の前記Ｓｉエピタキシャル単結晶膜１４の上部を窓開け
し、ｐｔを全面にスパッタした後、アニル処理してＰｔ
Ｓｉショットキー接合１６を形成し、表面Ｐｔ膜の不要
部分ホト、リソ後、スパッタ除去等したものであり、Ｐ
ｔＳｉショットキー接合１６の表面にはＰ（膜が残存し
ても良い。
第２図は本発明の他の実施例を示すショットキー接合部
の断面図であり、Ｓｉ基板２１の表面には拡散層２２が
形成されて該拡散層２２の表面部分を窓開けした５Ｌ０
２層から成る第１の絶縁膜２３が形成されて成り、その
後、全面エピタキシャル処理によりＳｉエピタキシャル
単結晶膜２４及びＳｉエピタキシャル多結晶膜２４′を
形成して、所要部のみをホト・エツチングにより残して
、５Ｌ０２等から成る第２の絶縁膜２５を形成し、該第
２の絶縁膜２５の前記Ｓｉエピタキシャル単結晶膜２４
の単結晶部分の主要部上を窓開けした５ｉ０２等から成
る第２の絶縁膜２５を形成し、前記Ｓｉエピタキシャル
単結晶膜２４の主要部表面にＰｔＳｉ層から成るＰｔＳ
ｉショットキー接合２６を形成して成る。
の断面図であり、Ｓｉ基板２１の表面には拡散層２２が
形成されて該拡散層２２の表面部分を窓開けした５Ｌ０
２層から成る第１の絶縁膜２３が形成されて成り、その
後、全面エピタキシャル処理によりＳｉエピタキシャル
単結晶膜２４及びＳｉエピタキシャル多結晶膜２４′を
形成して、所要部のみをホト・エツチングにより残して
、５Ｌ０２等から成る第２の絶縁膜２５を形成し、該第
２の絶縁膜２５の前記Ｓｉエピタキシャル単結晶膜２４
の単結晶部分の主要部上を窓開けした５ｉ０２等から成
る第２の絶縁膜２５を形成し、前記Ｓｉエピタキシャル
単結晶膜２４の主要部表面にＰｔＳｉ層から成るＰｔＳ
ｉショットキー接合２６を形成して成る。
尚、ショットキー接合１２ＰｔＳｉのみならず、他の材
料から成るショットキー接合であっても良い事は言うま
でもない。
料から成るショットキー接合であっても良い事は言うま
でもない。
本発明によると単結晶半導体膜上にのみショットキー接
合が形成される事となり、結晶体極界や結晶体欠陥上に
ショットキー接合が形成される事が無い為に、ショット
キー接合のリーク電流が小さくなり、Ｐｒｏｇｒａｍａ
ｂｌｅ ＲＯＭもアレー状に形成しても、リーク電流
大によるＲＯＭ動作不能等は発生せず、容易にショット
キー接合による高速動作のＰ−ＲＯＭが製作できる効果
がある。
合が形成される事となり、結晶体極界や結晶体欠陥上に
ショットキー接合が形成される事が無い為に、ショット
キー接合のリーク電流が小さくなり、Ｐｒｏｇｒａｍａ
ｂｌｅ ＲＯＭもアレー状に形成しても、リーク電流
大によるＲＯＭ動作不能等は発生せず、容易にショット
キー接合による高速動作のＰ−ＲＯＭが製作できる効果
がある。
第１図及び第２図は、本発明の実施例を示す要部の断面
図である。 １１． １２． １３． １４． １４′ １５． １６． ２１ ・ Φ ２２＠ ・ ２３ ・ ・ ２４＊ ＠ 、２４′ ２５・ ・ ６１ ・ＳＬ基板 ・拡散層 ・第１の絶縁膜 ・Ｓｉエピタキシャル単結晶膜 ΦＳｉエピタキシャル多結晶膜 ・第２の絶縁膜 ・ＰｔＳショットキー接合 以上
図である。 １１． １２． １３． １４． １４′ １５． １６． ２１ ・ Φ ２２＠ ・ ２３ ・ ・ ２４＊ ＠ 、２４′ ２５・ ・ ６１ ・ＳＬ基板 ・拡散層 ・第１の絶縁膜 ・Ｓｉエピタキシャル単結晶膜 ΦＳｉエピタキシャル多結晶膜 ・第２の絶縁膜 ・ＰｔＳショットキー接合 以上
Claims (1)
- 半導体単結晶基板上に形成された絶縁膜に囲まれた部分
に形成された単結晶エピタキシャル膜にはショットキー
接合が形成されて成る事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294617A JPH03155159A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1294617A JPH03155159A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155159A true JPH03155159A (ja) | 1991-07-03 |
Family
ID=17810078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1294617A Pending JPH03155159A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155159A (ja) |
-
1989
- 1989-11-13 JP JP1294617A patent/JPH03155159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS62257768A (ja) | Ｅｐｒｏｍセルの製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH01205553A (ja) | 素子間分離方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JP2515040B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6355955A (ja) | 半導体装置 | |
| JPH0616543B2 (ja) | モノリシックマイクロ波集積回路の製造方法 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPH0213936B2 (ja) | ||
| JPH05243626A (ja) | ジョセフソン素子及びその製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| KR0139890B1 (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| JPS62118582A (ja) | 半導体装置の製造方法 | |
| JPH04130725A (ja) | 集積回路装置 | |
| JPS63245942A (ja) | 半導体装置 | |
| JPS62139356A (ja) | 半導体装置 | |
| JPH01169948A (ja) | 半導体装置の製造方法 | |
| JPH0228936A (ja) | 半導体装置の製造方法 | |
| JPS61145859A (ja) | 半導体装置 | |
| JPH02239646A (ja) | 半導体装置およびその製造方法 | |
| JPH03296256A (ja) | 能動層積層素子 | |
| JPH03185876A (ja) | 半導体装置 | |
| JPS61150223A (ja) | 半導体装置の製造方法 |