JPH03185917A - データバス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータバス回路に係り、特に配線長が長く、負
荷容量が大きなデータバスを、高速かつ低消費電力で駆
動できる超ＬＳＩに最適なデータバス回路に関する。

〔従来の技術〕

従来のこの種のデータバス回路としては、トライステー
ト出力を持つＣＭＯ３回路が用いられていた。

〔発明が解決しようとする課題〕

前述した従来のＣＭＯ３回路は、信号振幅が通常５Ｖと
大きいため、長いデータバスに対しては配線容量を充放
電する。このため、信号伝達が遅れ、消費電力が増大す
るという欠点がある。

本発明の目的は、前記欠点が解決され、信号伝達が遅延
せず、消費電力が少なくて済むようにしたデータバス回
路を提供することにある。

〔課題を解決するための手段〕

本発明のデータバスの樋底は、電位が固定された第１の
データバスと、電位が変動する第２のデータバスとから
戒る一対のデータバスを備え、前記第■のデータバスに
は、第１のバイポーラトランジスタを介して、第１のＭ
ＯＳトランジスタが接続され、前記第２のデータバスに
は、第２のバイポーラトランジスタを介して、第２のＭ
ＯＳトランジスタが接続され、前記第１のバイポーラト
ランジスタのベースおよび前記第１のＭＯＳトランジス
タのゲートには固定バイアスが印加され、前記第２のバ
イポーラトランジスタのベースおよび前記第２のトラン
ジスタのゲートには、データバスの選択信号あるいはデ
ータ信号が印加されるようになっていることを特徴とす
る。

〔実施例〕

次に図面を参照しながら本発明を説明する。

第１図は本発明の一実施例のデータバス回路を示す回路
図である。

第１図において、本実施例のデータバス回路は、１対１
のデータバス１，２に、負荷抵抗Ｒ１，Ｒ２およびバイ
ポーラトランジスタＱ２．Ｑ、が接続され、これらバイ
ポーラトランジスタＱ２．Ｑ６のエミッタに各々ｎチャ
ンネルＭＯ３トランジスタＱ、、Ｑ５が接続されている
。トランジスタＱ１のゲートは′最高電位にバイアスさ
れ、トランジスタＱ５のゲートには入力信号Ｖ１が印加
される。トランジスタＱ２のベースはバイアス電圧Ｖ、
が与えられ、トランジスタＱ６のベースには、データバ
スへの選択信号ｖ２が印加されている。入力信号Ｖｌと
選択信号Ｖ２とを入れ換えて入力することも可能である
。抵抗Ｒ１，Ｒ２は、データバスの電位を定めるために
、バイアス電圧Ｖ、に接続されている。

今、トランジスタＱ１のチャンネル幅をＷｌ、トランジ
スタＱ、のチャンネル幅をＷ５とし、チャンネル長は等
しいとすれば、トランジスタＱ　Ｉ、　Ｑ　ｓのドレイ
ン電圧は、バイポーラトランジスタＱ２゜Ｑ６で固定さ
れ等しいから、トランジスタＱ＋、Ｑｓの電流比はＷ＋
／Ｗｓに等しい。入力信号ＶＩにより、トランジスタＱ
、が○Ｎ／○ＦＦしたときに、データバス２の電位が、
データバス１の電位を中心にして増減するためには、 ２Ｒ，・Ｗ　２　＝　Ｒ２・Ｗ、　　　　　・・・・・
・・・・　（１）となるように、抵抗値Ｒ１・Ｒ２およ
びチャンネル幅Ｗ１・Ｗ、を定めれば良い。

通常は〔Ｒ１＝Ｒ２〕とし、（２ＷＩ＝ＷＳ）とすれば
良い。しかし、トランジスタＱ１には定常電流が流れる
ため、データバスの本数が多い場合には消費電力が増大
する。消費電力を下げるためには、抵抗値Ｒ３を大きく
し、幅Ｗ１を小さくすることにより、定常電流を減らせ
ば良い。

データバスの振幅は、抵抗Ｒ２とトランジスタＱ、のオ
ン電流の積に等しい。配線容量に対し、遅延時間を少な
くするためには、雑音余裕が許す限り、信号振幅を小さ
くすることである。本実施例では、データバスを対にし
ているため、同相雑音に強く、信号振幅を下げることが
可能である。

このように、本実施例では、電位が固定された第１のデ
ータバス１と、信号に応じて電位が変動する第２のデー
タバス２とから成る一対のデータバスを備え、第１およ
び第２のデータバス１．２一 には、それぞれ第１および第２抵抗Ｒｒ、Ｒ２と、第１
および第２のバイポーラトランジスタＱ２゜Ｑ６を介し
て、第１および第２のＭＯＳトランジスタＱ＋、Ｑｓが
接続され、特に第１の抵抗値Ｒ１と第１のＭＯＳトラン
ジスタＱ、のチャンネル幅の積が、第２の抵抗値Ｒ２と
第２のＭＯＳ）ランジスクＱ６のチャネル幅の積の半分
であることを特徴とする。

第２図は本発明の他の実施例のデータバス回路を示す回
路図である。

第２図において、本実施例のデータバス回路は、バイポ
ーラトランジスタ対Ｑｓ、Ｑ４と抵抗Ｒ，，Ｒ２との各
直列体がデータバス１．２に各々接続され、抵抗Ｒ１に
バイポーラトランジスタＱ２とＭＯＳトランジスタＱ１
との直列体が接続され、バイポーラトランジスタ対Ｑ、
、Ｑ、とＭＯＳトランジスタＱ５の直列体がデータバス
２に接続され、さらに読出し回路３がデータバス１．２
に接続されている。

データバス１．２の電位は、パイポーラトラン６− ジスタＱ　３　、　Ｑ　ｓおよびバイアス電圧ＶＢによ
って与えられている。入力信号Ｖ１をデータバス上に乗
せるか乗せないかを決めるためのスイッチ回路が必要に
なる。このために、バイポーラトランジスタＱ７が追加
されている。トランジスタＱ６のベースに加えられる信
号Ｖ２の電位を、電位Ｖ、ｌより高くすれば、トランジ
スタＱ６が導通し、入力信号Ｖ１に応じて、トランジス
タＱ５の電流は抵抗Ｒ２を流れ、データバス２上に信号
が現れる。電圧Ｖ２がＶ、より低くなると、トランジス
タＱ、はカットオフし、トランジスタＱ６のコレクタは
ハイインピーダンスとなり、データバス２からトランジ
スタＱｓ、Ｑａは切り離される。データバス２の電位は
、前記（１）式が満たされていれば、常にデータバス１
の電位を中心に振れることになる。

破線で囲んだトランジスタＱ６〜Ｑ１．よりなる回路が
、信号の読出し回路３である。トランジスタＱ８は電流
源で信号Ｖ３により、読出しをするかどうかの選択を行
う。電位Ｖ３がハイレベルになり、トランジスタＱ８が
ＯＮすると、トランジスタＱ、のコレクタに出力信号Ｖ
、が現われる。バイポーラトランジスタＱ９．ＱＩＯは
、ペアートランジスタであり、データバス１．２の微小
な信号差を増幅する。これらバイポーラトランジスタＱ
９゜Ｑｌ。のゲインは高いため、データバス１．２の振
幅としては数百ｍＶあれば十分である。

従って、データバス１．２が長く、配線容量が大きくな
っても高速で信号が伝達される。出力信号Ｖ、の出力振
幅は、トランジスタＱ　ａ、　Ｑ　Ｉｏの寸法でほぼ定
まる。従って出力信号Ｖ、の電位が、トランジスタＱ、
を飽和させないようにすることは容易である。

以上、本発明の実施例では、ＭＯＳトランジスタにバイ
ポーラトランジスタを接続することにより、ＭＯＳトラ
ンジスタの電流変化を微少な信号振幅に変換し、微少な
信号振幅を一対のデータバスで伝達しており、また微少
な信号振幅を安定に作り出すために、ＭＯＳトランジス
タあるいは抵抗の寸法比を用い、さらに雑音に強くする
ために一対のデータバスを用いる。

〔発明の効果〕

以上説明したように、本発明は特にバイポーラトランジ
スタでドレイン電圧がほぼ固定されたＭ○Ｓトランジス
タを電流比と負荷抵抗の比を利用した場合、一対のデー
タバスに微少な信号振幅を発生させることにより、配線
容量の大きな長いデータバスを高速に、かつ安定に駆動
できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のデータバス回路を示す回路
図、第２図は本発明の他の実施例のデータバス回路を示
す回路図である。 ｌ・・・・・・第１のデータバス、２・・・・・・第２
のデータバス、Ｑ　ｒ、　Ｑｓ、　Ｑｓ・・・・・・ｎ
チャネルＭＯＳトランジスタ、Ｑｌｌ・・・・・・Ｐチ
ャネルＭＯ３トランジスタ、０２〜Ｑ４．ＱＢ、　Ｑｑ
、Ｑｓ、Ｑ＋。・・・・・・バイポーラトランジスタ、
Ｖｌ・・・・・入力信号、Ｖ２．Ｖ、・・・・・・選択
信号、■、・・・・・・出力信号、Ｖ、、Ｖ、・・・・
・・バイアス電圧。

Claims (1)

【特許請求の範囲】
1. 電位が固定された第１のデータバスと、電位が変動する
   第２のデータバスとから成る一対のデータバスを備え、
   前記第１のデータバスには、第１のバイポーラトランジ
   スタを介して、第１のＭＯＳトランジスタが接続され、
   前記第２のデータバスには、第２のバイポーラトランジ
   スタを介して、第２のＭＯＳトランジスタが接続され、
   前記第１のバイポーラトランジスタのベースおよび前記
   第１のＭＯＳトランジスタのゲートには固定バイアスが
   印加され、前記第２のバイポーラトランジスタのベース
   および前記第２のＭＯＳトランジスタのゲートにはデー
   タバスへの選択信号あるいはデータ信号が印加されるよ
   うになっていることを特徴とするデータバス回路。