JPH03186944A - プロセッサシステム - Google Patents
プロセッサシステムInfo
- Publication number
- JPH03186944A JPH03186944A JP1325599A JP32559989A JPH03186944A JP H03186944 A JPH03186944 A JP H03186944A JP 1325599 A JP1325599 A JP 1325599A JP 32559989 A JP32559989 A JP 32559989A JP H03186944 A JPH03186944 A JP H03186944A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- module
- ram
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置等の制御装置やコンピュータを構
成するプロセッサシステムに係り、特にプロセッサのメ
モリをモジュール化したプロセッサシステムに関する。
成するプロセッサシステムに係り、特にプロセッサのメ
モリをモジュール化したプロセッサシステムに関する。
従来、マイクロプロセッサシステムでは、ＲＯＭにプロ
グラムの一部又は全部を格納し、その格納されたプログ
ラムをプロセッサで読み出して実行することによって、
システム全体を制御している。
グラムの一部又は全部を格納し、その格納されたプログ
ラムをプロセッサで読み出して実行することによって、
システム全体を制御している。
通常、このようなマイクロプロセッサシステムとしては
、−枚のプリント板上にマイクロプロセッサ、ＲＯＭ、
ＲＡＭ及び制御回路等を実装した形態のものがほとんど
である。
、−枚のプリント板上にマイクロプロセッサ、ＲＯＭ、
ＲＡＭ及び制御回路等を実装した形態のものがほとんど
である。
このような形態のマイクロプロセッサシステムの場合、
−船釣にＲＯＭとＲＡＭとの間のＩＣレベルでの信号端
子間の互換性はないので、ＲＯＭ及びＲＡＭは予め決め
られた箇所にしか実装できない。即ち、ＲＯＭの実装さ
れるべきところにＲＡＭを実装することはできず、逆に
ＲＡ、Ｍの実装されるべきところにＲＯＭを実装するこ
ともできない。
−船釣にＲＯＭとＲＡＭとの間のＩＣレベルでの信号端
子間の互換性はないので、ＲＯＭ及びＲＡＭは予め決め
られた箇所にしか実装できない。即ち、ＲＯＭの実装さ
れるべきところにＲＡＭを実装することはできず、逆に
ＲＡ、Ｍの実装されるべきところにＲＯＭを実装するこ
ともできない。
従って、ＲＯＭに格納するプログラムを編集又はデバッ
グしようとすれば、編集作業が終了する毎にそのプログ
ラムをＲＯＭに書き込み、そのＲＯＭを実際のマイクロ
プロセッサシステムに実装して、その動作を確認するか
、又は、デバッグ装置等の外部機器にＲＯＭの代わりに
プログラムを格納するＲＡＭを設けて、そのＲＡＭに格
納されたプログラムに対して編集作業を行う等の方法を
採用していた。
グしようとすれば、編集作業が終了する毎にそのプログ
ラムをＲＯＭに書き込み、そのＲＯＭを実際のマイクロ
プロセッサシステムに実装して、その動作を確認するか
、又は、デバッグ装置等の外部機器にＲＯＭの代わりに
プログラムを格納するＲＡＭを設けて、そのＲＡＭに格
納されたプログラムに対して編集作業を行う等の方法を
採用していた。
しかし、編集作業が終了する毎にそのプログラムをＲＯ
Ｍに書き込む方法は、プログラムの修正箇所が僅かであ
っても、その修正の度にＲＯＭの内容を書き換えなけれ
ばならない。この場合、ＲＯＭの書き込み速度は一般的
にＲＡＭに比べて非常に遅く、また−旦書き込んだ後は
紫外線等でその内容を消去しなければならないため、書
き込み及び消去に時間を要し、非常に効率が悪いという
問題を有していた。
Ｍに書き込む方法は、プログラムの修正箇所が僅かであ
っても、その修正の度にＲＯＭの内容を書き換えなけれ
ばならない。この場合、ＲＯＭの書き込み速度は一般的
にＲＡＭに比べて非常に遅く、また−旦書き込んだ後は
紫外線等でその内容を消去しなければならないため、書
き込み及び消去に時間を要し、非常に効率が悪いという
問題を有していた。
また、デバッグ装置を用いる場合に、それにＲＡＭが装
備されているとは限らず、たとえ装備されていたとして
もＲＡＭの容量よりＲＯＭの容量の方が大きいと、デバ
ッグ装置内のＲＡＭはその機能を完全に満足することは
できないという問題がある。
備されているとは限らず、たとえ装備されていたとして
もＲＡＭの容量よりＲＯＭの容量の方が大きいと、デバ
ッグ装置内のＲＡＭはその機能を完全に満足することは
できないという問題がある。
辺上のように、従来はＲＯＭにプログラムを書き込んだ
り、−旦書き込まれたプログラムを編集したり、書き換
えたりすることは非常に効率の悪い作業であった。
り、−旦書き込まれたプログラムを編集したり、書き換
えたりすることは非常に効率の悪い作業であった。
本発明はこのような点に鑑みてなされたものであり、Ｒ
ＯＭに格納すべきプログラムを容易に編集及び書き換え
ることのできるプロセッサシステムを提供することを目
的とする。
ＯＭに格納すべきプログラムを容易に編集及び書き換え
ることのできるプロセッサシステムを提供することを目
的とする。
本発明では上記課題を解決するために、ＲＯＭ内のプロ
グラムに応じて実行するプロセッサによって全体を制御
されるプロセッサシステムにおいて、第１のプリント板
上に実装された複数個の前記ＲＯＭで構成されるＲＯＭ
モジュールと、前記ＲＯＭモジュールと同じ記憶容量を
有し、前記ＲＯＭモジュールと互換性の取れた入出力端
子を有するように第２のプリント板上に実装された複数
個のＲＡＭでａ或されるＲＡＭモジュールと、前記プロ
セッサシステムのバスに接続され、前記ＲＯＭモジュー
ル及び前記ＲＡＭモジュールのいずれか一方を保持でき
るように構成されるソケットとを有することを特徴とす
るプロセッサシステムが提供される。
グラムに応じて実行するプロセッサによって全体を制御
されるプロセッサシステムにおいて、第１のプリント板
上に実装された複数個の前記ＲＯＭで構成されるＲＯＭ
モジュールと、前記ＲＯＭモジュールと同じ記憶容量を
有し、前記ＲＯＭモジュールと互換性の取れた入出力端
子を有するように第２のプリント板上に実装された複数
個のＲＡＭでａ或されるＲＡＭモジュールと、前記プロ
セッサシステムのバスに接続され、前記ＲＯＭモジュー
ル及び前記ＲＡＭモジュールのいずれか一方を保持でき
るように構成されるソケットとを有することを特徴とす
るプロセッサシステムが提供される。
ＲＯＭモジュールはプログラムを格納するための複数個
のＲＯＭで描戊される。ＲＡＭモジュールはこのＲＯＭ
モジュールと同じだけの記憶容量を有し、そしてＲＯＭ
モジュールと互換性の取れた入出力端子を有するので、
プロセッサはＲＯＭモジュールもＲＡＭモジュールも同
じ記憶素子として認識することができる。従って、プロ
セッサシステムのバスに接続され、ＲＯＭモジュール及
びＲＡＭモジュールのいずれか一方を保持できるように
構成されたソケットに、どちらのモジュールを挿入して
もプロセッサは同じ記憶素子として扱えるので、プログ
ラムの編集及び書き換え作業時には、ＲＡＭモジュール
をソケットに挿入し、プログラム作成が終了した後に、
ＲＯＭモジュールをソケットに挿入し、プログラムの書
き込みを行う。これによって、ＲＯＭに格納すべきプロ
グラムを容易に編集したり、書き換えたりすることがで
きる。
のＲＯＭで描戊される。ＲＡＭモジュールはこのＲＯＭ
モジュールと同じだけの記憶容量を有し、そしてＲＯＭ
モジュールと互換性の取れた入出力端子を有するので、
プロセッサはＲＯＭモジュールもＲＡＭモジュールも同
じ記憶素子として認識することができる。従って、プロ
セッサシステムのバスに接続され、ＲＯＭモジュール及
びＲＡＭモジュールのいずれか一方を保持できるように
構成されたソケットに、どちらのモジュールを挿入して
もプロセッサは同じ記憶素子として扱えるので、プログ
ラムの編集及び書き換え作業時には、ＲＡＭモジュール
をソケットに挿入し、プログラム作成が終了した後に、
ＲＯＭモジュールをソケットに挿入し、プログラムの書
き込みを行う。これによって、ＲＯＭに格納すべきプロ
グラムを容易に編集したり、書き換えたりすることがで
きる。
以下、本発明の一実施例を図面を用いて説明する。
第１図は本発明の一実施例である数値制御装置のハード
ウェアの概略構成を示す図である。
ウェアの概略構成を示す図である。
図において、マイクロプロセッサ（ＣＰＵ）１は数値制
御装置全体の動作を制御する。ＲＡＭ２は、各種のデジ
タルデータ又は人出力信号を一時的に記憶する。ＲＯＭ
モジュール７は複数個のＲＯＭ７１を実装したプリント
板で構成され、ソケット４に挿入されることによって、
データバス５及びアドレスバス６を介してプロセッサ１
と接続される。
御装置全体の動作を制御する。ＲＡＭ２は、各種のデジ
タルデータ又は人出力信号を一時的に記憶する。ＲＯＭ
モジュール７は複数個のＲＯＭ７１を実装したプリント
板で構成され、ソケット４に挿入されることによって、
データバス５及びアドレスバス６を介してプロセッサ１
と接続される。
また、ＲＡＭモジュール８はＲＯＭモジュール７と同じ
だけの記憶容量を持つように複数個のＲＡＭ８１を実装
したプリント板で構成され、同様にソケット４に挿入さ
れることによって、データバス５及びアドレスバス６を
介してプロセッサ１と接続される。
だけの記憶容量を持つように複数個のＲＡＭ８１を実装
したプリント板で構成され、同様にソケット４に挿入さ
れることによって、データバス５及びアドレスバス６を
介してプロセッサ１と接続される。
従来、ＲＯＭ７１とＲＡＭ８１の端子構造は、ＩＣレベ
ルで異なっており、互換性がなかった。
ルで異なっており、互換性がなかった。
しかし、本実施例では、複数個のＲＯＭ７１をプリント
板に実装してＲ，０Ｍモジュール７とし、同様に複数個
のＲＡＭ８１をプリント板に実装してＲＡＭモジュール
８とし、両モジュール間で人出力の互換性が取れるよう
に、それぞれのＲＯＭ７１及びＲＡＭ８１とプリント板
上の入出力端子との間を所定の配線で結合しである。従
って、どちらのモジュールがソケット４に挿入されてい
ても、プロセッサ１からは同じ容量及びアドレスのメモ
リとして見えることになる。
板に実装してＲ，０Ｍモジュール７とし、同様に複数個
のＲＡＭ８１をプリント板に実装してＲＡＭモジュール
８とし、両モジュール間で人出力の互換性が取れるよう
に、それぞれのＲＯＭ７１及びＲＡＭ８１とプリント板
上の入出力端子との間を所定の配線で結合しである。従
って、どちらのモジュールがソケット４に挿入されてい
ても、プロセッサ１からは同じ容量及びアドレスのメモ
リとして見えることになる。
ＲＯＭ７１はＥＰＲＯＭ又はＥＥＰＲＯＭで構成され、
制御用のプログラムを格納する。プロセッサ１はデータ
バス５及びアドレスバス６を介してＲＯＭモジュール７
の各ＲＯＭ７１に格納されたプログラムを読みだし、こ
れに応じてＲＡＭ２に各種のデジタルデータを一時的に
記憶する。
制御用のプログラムを格納する。プロセッサ１はデータ
バス５及びアドレスバス６を介してＲＯＭモジュール７
の各ＲＯＭ７１に格納されたプログラムを読みだし、こ
れに応じてＲＡＭ２に各種のデジタルデータを一時的に
記憶する。
周辺ＩＣ３は、不揮発性メモリ、グラフィック制御回路
及びインターフェース等の工作機械制御用の各種のＩＣ
で構成される。
及びインターフェース等の工作機械制御用の各種のＩＣ
で構成される。
以上のように、読み出し専用のＲＯＭモジュール７を随
時書き込み可能なＲＡＭモジュール８に交換し、ソケッ
ト４にＲＡＭモジュール８を挿入することによって、プ
ログラム開発時に、周辺■Ｃ３を介して外部メモリ等か
らプログラムをＲＡＭモジュール８の各ＲＡＭ８１内に
格納することができる。格納されたプログラムに応じて
マイクロプロセッサ１を実行させ、プロセッサシステム
全体の制御状態を見る。
時書き込み可能なＲＡＭモジュール８に交換し、ソケッ
ト４にＲＡＭモジュール８を挿入することによって、プ
ログラム開発時に、周辺■Ｃ３を介して外部メモリ等か
らプログラムをＲＡＭモジュール８の各ＲＡＭ８１内に
格納することができる。格納されたプログラムに応じて
マイクロプロセッサ１を実行させ、プロセッサシステム
全体の制御状態を見る。
この時に、プログラムに修正が必要な場合は、ＲＡＭモ
ジュール８内のプログラムを書き換えることによって容
易にプログラムを修正することができる。また、同様に
してプログラム自体を書き換えることもできる。このよ
うにしてプログラムの変更が終了し、プログラムが完成
した時点でＲＡＭモジュール８の内容を一旦外部メモリ
に格納する。その後、ＲＡＭモジュール８をＲＯＭモジ
ュール７に交換し、外部メモリからＲＯＭモジュール７
に、そのプログラムの内容を書き込む。
ジュール８内のプログラムを書き換えることによって容
易にプログラムを修正することができる。また、同様に
してプログラム自体を書き換えることもできる。このよ
うにしてプログラムの変更が終了し、プログラムが完成
した時点でＲＡＭモジュール８の内容を一旦外部メモリ
に格納する。その後、ＲＡＭモジュール８をＲＯＭモジ
ュール７に交換し、外部メモリからＲＯＭモジュール７
に、そのプログラムの内容を書き込む。
以上のように本実施例によれば、モジュールを差し換え
ることによって、ＲＯＭ領域をＲＡＭ領域として取り扱
うことができるので、編集作業が終わる毎にＲＯＭへの
書き込み作業を行う必要がなく、迅速なプログラム開発
が可能となる。また、デバッグ装置等の外部機器にＲＯ
Ｍの代わりにプログラムを格納するＲＡＭを設ける必要
もなく、デバッグ機器の選択に際しての制約がなくなる
。
ることによって、ＲＯＭ領域をＲＡＭ領域として取り扱
うことができるので、編集作業が終わる毎にＲＯＭへの
書き込み作業を行う必要がなく、迅速なプログラム開発
が可能となる。また、デバッグ装置等の外部機器にＲＯ
Ｍの代わりにプログラムを格納するＲＡＭを設ける必要
もなく、デバッグ機器の選択に際しての制約がなくなる
。
さらに、デバッグ装置等の外部機器のＲＡＭ内にプログ
ラムを格納する場合と異なり、ＲＯＭと全く同じイメー
ジの場所（アドレス）にプログラムが存在するので、デ
バッグ装置の設定等の操作が簡単になる。
ラムを格納する場合と異なり、ＲＯＭと全く同じイメー
ジの場所（アドレス）にプログラムが存在するので、デ
バッグ装置の設定等の操作が簡単になる。
以上説明したように本発明によれば、ＲＯＭに格納すべ
きプロゲラｌ、の編集及び書き換えを容易に行うことが
できる。
きプロゲラｌ、の編集及び書き換えを容易に行うことが
できる。
第１図は本発明の一実施例である数値制御装置のハード
ウェアの概略構成を示す図である。 マイクロプロセッサ ＲＡＭ 周辺ＩＣ ソケット データバス アドレスバス −ＲＯＭモジュール ＯＭ ＲＡＭモジュール Ａ Ｍ １ １
ウェアの概略構成を示す図である。 マイクロプロセッサ ＲＡＭ 周辺ＩＣ ソケット データバス アドレスバス −ＲＯＭモジュール ＯＭ ＲＡＭモジュール Ａ Ｍ １ １
Claims (1)
- （１）ＲＯＭ内のプログラムに応じて実行するプロセッ
サによって全体を制御されるプロセッサシステムにおい
て、 第１のプリント板上に実装された複数個の前記ＲＯＭで
構成されるＲＯＭモジュールと、 前記ＲＯＭモジュールと同じ記憶容量を有し、前記ＲＯ
Ｍモジュールと互換性の取れた入出力端子を有するよう
に第２のプリント板上に実装された複数個のＲＡＭで構
成されるＲＡＭモジュールと、 前記プロセッサシステムのバスに接続され、前記ＲＯＭ
モジュール及び前記ＲＡＭモジュールのいずれか一方を
保持できるように構成されるソケットとを有することを
特徴とするプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325599A JPH03186944A (ja) | 1989-12-15 | 1989-12-15 | プロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325599A JPH03186944A (ja) | 1989-12-15 | 1989-12-15 | プロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03186944A true JPH03186944A (ja) | 1991-08-14 |
Family
ID=18178680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325599A Pending JPH03186944A (ja) | 1989-12-15 | 1989-12-15 | プロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03186944A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118932A (en) * | 1975-04-11 | 1976-10-19 | Toshiba Corp | Write-modify method of program and the device |
| JPS59189445A (ja) * | 1983-04-12 | 1984-10-27 | Mitsubishi Electric Corp | 数値制御装置 |
-
1989
- 1989-12-15 JP JP1325599A patent/JPH03186944A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51118932A (en) * | 1975-04-11 | 1976-10-19 | Toshiba Corp | Write-modify method of program and the device |
| JPS59189445A (ja) * | 1983-04-12 | 1984-10-27 | Mitsubishi Electric Corp | 数値制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752871A (en) | Single-chip microcomputer having a program register for controlling two EEPROM arrays | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| KR19980042796A (ko) | 플래쉬 ｅｅｐｒｏｍ 을 구비하는 마이크로컴퓨터및 플래쉬 ｅｅｐｒｏｍ 의 소거방법 | |
| EP1229549A1 (en) | Asynchronous flash-eeprom behaving like a synchronous ram/rom | |
| JP2000163268A (ja) | コンピュータ | |
| JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
| JPH03186944A (ja) | プロセッサシステム | |
| JPH06272611A (ja) | エンジン制御装置 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JP2697022B2 (ja) | ユニットの動作設定方法 | |
| JPH11259308A (ja) | プログラマブルコントローラ | |
| JPS608557B2 (ja) | プログラマブル・リードオンリー・メモリを有する計算機 | |
| JP2001147863A (ja) | フラッシュメモリ書き替え装置 | |
| JP3997505B2 (ja) | プログラマブルコントローラのシステムプログラム書き換え方法 | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JP3535337B2 (ja) | マイコンのエミュレーターのプログラムローディング装置 | |
| RU15798U1 (ru) | Вычислительная система | |
| JPH08263281A (ja) | フラッシュメモリの編集装置 | |
| JPH02207344A (ja) | ソフトウェア開発支援装置 | |
| RU2179332C1 (ru) | Вычислительная система | |
| JPH0516635B2 (ja) | ||
| JPS59153247A (ja) | デバツグ装置 | |
| JPS6238746B2 (ja) | ||
| JPH03160524A (ja) | 情報処理装置 | |
| JPH0528410B2 (ja) |